Unit 7 Multi-Level Gate Circuits NAND and NOR Gates ( 다단 게이트 회로 NAND 와 NOR 게이트 )

Unit 7Multi-Level Gate CircuitsNAND and NOR Gates( 다단 게이트 회로 NAND 와 NOR 게이트 )

강의 개요 • 다단 게이트 회로 • 다단 게이트 회로란? • NAND 와 NOR 게이트? • NAND와 NOR 게이트를 이용한 2단 게이트 회로 설계 • NAND와 NOR 게이트를 이용한 다단 게이트 회로 설계 • 다른 형태의 게이트 심벌을 이용한 회로 변환 • 2단, 다중 출력 회로 설계 • 다중 출력 NAND 와 NOR 회로

7.1 Multi-Level Gate Circuits • 용어 • 게이트의 단 수 (number of levels of gate) • 회로의 입력과 출력 사이에서 직렬로 연결된 게이트의 최대 수 • AND-OR 회로 • 출력에 OR 게이트가 오고 그 앞에 AND 게이트의 단으로 된 2단 회로 • OR-AND 회로 • 출력에 AND 게이트가 오고 그 앞에 OR 게이트의 단으로 된 2단 회로 • OR-AND-OR 회로 • 출력에 OR 게이트가 오고 그 앞에 AND 게이트의 단이 있고 또 그 앞에 OR 게이트 단으로 된 3단 회로 • AND와 OR 게이트 회로 • 게이트 단의 특정한 순서는 없고 출력 게이트는 AND 혹은 OR

7.1 Multi-Level Gate Circuits • Example • 주어진 함수 Z 의 4단 실현

7.1 Multi-Level Gate Circuits • AND와 OR 게이트를 사용한 다단 설계 • 예제 1 • 카노맵으로 f 를 먼저 간략화 할 것 ab cd 2단 /5개 게이트 / 16개 게이트 입력

7.1 Multi-Level Gate Circuits • 앞의 식을 인수분해 하는 경우 3단 /5개 게이트 / 12개 게이트 입력

7.1 Multi-Level Gate Circuits • 예제 Cont’d • 카누 맵의 0으로 부터 ab cd

7.1 Multi-Level Gate Circuits • 예제 cont’d 2단 / 5개 게이트 / 14개 게이트 입력

7.1 Multi-Level Gate Circuits • 예제 Cont’d • 를이용 3단 /7개 게이트 / 16개 게이트 입력

7.2 NAND and NOR Gates • 논리회로에서는 NAND와 NOR이 자주사용 됨 • 일반적으로 더 빠르고 더 적은 부품을 사용 • 모든 논리 함수를 NAND or NOR 게이트 만으로 실현 가능 • NAND • n-입력 NAND 게이트

7.2 NAND and NOR Gates • NOR • n-입력 NOR 게이트

7.2 NAND and NOR Gates • 함수적으로 완전하다 (Functionally complete) • 하나의 논리연산 집합으로 모든 부울 함수를 나타낼 수 있는 경우이 연산 집합은 함수적으로 완전하다 라고 함 • 하나의 게이트가 그 자체로 함수적으로 완전한 집합이 된다면 어떤 스위칭 함수도 이 게이트 만을 사용하여 실현할 수 있음 • 예제 : 연산 집합 {AND, OR, NOT} <- 함수적으로 완전함 a) AND와 NOT으로 OR 구성 b) OR와 NOT으로 AND 구성

7.2 NAND and NOR Gates • NAND 게이트 만으로 AND, OR, NOT 게이트 구성 가능 • NAND로 구성한 NOT • NAND로 구성한 AND • NAND로 구성한 OR • NOR 게이트 만으로 AND, OR, NOT 게이트 구성 가능 • NOR로 구성한 NOT • NOR로 구성한 AND • NOR로 구성한 OR

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • AND와 OR로 구성된 2 단회로는 쉽게, NAND 게이트 혹은 NOR 게이트로 구성할 수 있다. • 나 드모르간의 법칙을 이용 • 예제 : 최소 논리곱의 합 식을 다른 여러 형태의 2단 회로로 변환하기 • Case 1: AND-OR 형태

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • Case 2: NAND-NAND 형태 • Case 3: OR-NAND 형태

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • Case 4: NOR-OR 형태 • NOR-NOR-INVERT 형태도 가능

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • NOR 게이트 만의 2단 회로가 필요할 경우 최소 논리곱이 합 식 대신 최소 논리합의 곱 식을 이용하여 구성 • Case 5: OR-AND 형태

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • Case 6: NOR-NOR 형태 • Case 7: AND-NOR 형태

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • Case 8: NAND-AND 형태

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • 2단 회로의 8가지 기본 형태

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • 다른 8가지 형태 • AND-AND, AND-NAND, OR-OR, OR-NOR, NAND-NOR, NAND-OR, NOR-NAND, NOR-AND • 모든 스위칭 함수를 실현할 수 없음 : 축퇴(Degenerate) • 예시 • 논리곱의 합을 실현할 수 없음

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • NAND와 NOR 게이트 형태는 집적회로 형태로 손쉽게 활용 • NAND-NAND, NOR-NOR 이 가장 흔히 사용되는 회로의 형태 • 최소 2단 NAND-NAND 회로설계를 위한 과정 • F에 대한 최소 논리곱의 합 식을 찾는다. • 해당 2단 AND-OR 게이트를 그린다. • 게이트 상호 연결은 그대로 두면서 모든 게이트를 NAND로 바꾼다. 출력 게이트가 입력으로 어떤 문자를 가지면, 이 문자는 보수화 한다. • 3단계 그림 예시

7.3 Design of Two-Level Circuits Using NAND and NOR Gates • 최소 2단 NAND-NAND 회로설계를 위한 과정 • F에 대한 최소 논리합의 곱 식을 찾는다. • 해당 2단 OR-AND 게이트를 그린다. • 게이트 상호 연결은 그대로 두면서 모든 게이트를 NOR로 바꾼다. 출력 게이트가 입력으로 어떤 문자를 가지면, 이 문자는 보수화 한다. • 3단계 그림 예시

7.4 Design of Multi-Level NAND- and NOR-Gates Circuits • 다단 NAND 게이트 회로를 설계하기 위한 과정 • 실현할 스위칭 함수를 간략화 하여라. • AND와 OR 게이트로 된 다단 회로를 설계하라. 출력 게이트는 OR 이어야 한다. 그리고 AND 게이트의 출력은 AND 게이트의 입력으로 사용될 수 없으며, OR 게이트의 출력은 OR 게이트의 입력으로 사용될 수 없다. • 출력 게이트를 1단으로 시작하여 각 단계에 숫자이름을 주어라. 각 게이트 사이의 모든 상호 연결은 그대로 두고 모든 게이트를 NAND 게이트로 바꾼다. 2, 4, 6 단은 그대로 두고 1, 3, 5 단의 입력인 문자인 경우는 반전한다.

7.4 Design of Multi-Level NAND- and NOR-Gates Circuits • 예제 :

7.5 Circuit Conversion Using Alternative Gate Symbols • 복잡한 디지털 시스템 설계 시 어떤 게이트에 대하여 하나이상의 표현을 이용하면 편리한 경우가 있다. • 인버터 표현법 • 다른 형태의 게이트 심벌

7.5 Circuit Conversion Using Alternative Gate Symbols • NAND/NOR 게이트로 구성된 회로의 해석에 도움 • 예제: NAND 게이트 회로 변환 • 등가의 다른 게이트로 변환버블 상쇄반전 입력의 사용 -> 해석하기 용이한등가 회로로 변환 가능

7.5 Circuit Conversion Using Alternative Gate Symbols • 예제: AND-OR 게이트 회로를 NOR 게이트 회로로 변환

7.5 Circuit Conversion Using Alternative Gate Symbols • AND-OR 회로를 NAND 혹은 NOR 게이트 회로로 변환 • 항상 한 쌍으로 버블(혹은 반전)을 추가하여 결과 함수가 변하지 않도록 유지 • 예제: NAND 게이트 회로로 변환 • (1) • (2) • (3)

7.6 Design of Two-Level,Multiple-Output Circuits • 같은 변수로 된 여러 함수의 실현 시 • 여러 게이트를 공통으로 사용하면 경제적 • 예제: • 각 함수 개별 실현

7.6 Design of Two-Level,Multiple-Output Circuits • 단계1: 카누맵을 이용하여 각 함수를 개별적으로 실현

7.6 Design of Two-Level,Multiple-Output Circuits • 단계2: 공통으로 사용할 게이트 결정 CD = ACD+A’CD ∴ CD 게이트 생략 가능

7.6 Design of Two-Level,Multiple-Output Circuits • 단계 3: 예제의 다중 출력 실현 • 다중 출력 회로 설계 시 회로 전체의 게이트 수를 최소화 하도록노력해야 함 • 게이트 수가 같은 경우 입력이 최소 개수인 솔루션을 선택 • F2는 최소 논리곱의 합으로 이루어져있지 않음 • F2의 항 두 개는 F2의 주 항의 아님 • 각 함수에 대한 최소 주항의 합을 사용하는 것은 전체 회로를 최소화 하는 방법이 아닐 수 있음

7.6 Design of Two-Level,Multiple-Output Circuits • 예제: 아래 함수를 실현하는 4 입력, 3 출력 회로 설계 • 각 함수에 해당하는 카누맵 그리기

7.6 Design of Two-Level,Multiple-Output Circuits • 각 함수를 개별적으로 최소화 10 개의 게이트, 25개의 입력 • 카누맵으로부터 공통으로 사용될 수 있는 게이트 파악하여 불필요한 게이트 제거

7.6 Design of Two-Level,Multiple-Output Circuits • 다중 출력 실현에 대한 필수주항의 결정 • 개별 함수에 필수적인 어떤 주항들은 다중 출력 실현에는 필수적이지 않을 수 있다는 점에 주의할 것

7.7 Multiple-Output NAND and NOR Circuits • 다중 출력 NAND와 NOR 회로의 설계는 7.4절의 과정 그대로 적용 가능 • 출력 게이트가 모두 OR 게이트 -> NAND 게이트 • 출력 게이트가 모두 AND 게이트 -> NOR 게이트 • NOR 게이트의 첫 번째와 세 번째 단에 대한 입력이 반전 되었음에 유의

Unit 7 Multi-Level Gate Circuits NAND and NOR Gates ( 다단 게이트 회로 NAND 와 NOR 게이트 )