hardware description language aula 2 ahdl continua o n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
Hardware Description Language Aula 2 – AHDL ( continuação ) PowerPoint Presentation
Download Presentation
Hardware Description Language Aula 2 – AHDL ( continuação )

Loading in 2 Seconds...

play fullscreen
1 / 24

Hardware Description Language Aula 2 – AHDL ( continuação ) - PowerPoint PPT Presentation


  • 108 Views
  • Uploaded on

Hardware Description Language Aula 2 – AHDL ( continuação ). Prof. Afonso Ferreira Miguel, MSc. AHDL. Implementado Lógica Condicional If Then Statement. AHDL. Implementado Lógica Condicional CASE Statement. AHDL. Cuidado com IF / ELSIF Codificado Como é interpretado. AHDL.

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'Hardware Description Language Aula 2 – AHDL ( continuação )' - velma-alexander


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
slide2
AHDL
  • Implementado Lógica Condicional
    • If ThenStatement
slide3
AHDL
  • Implementado Lógica Condicional
    • CASEStatement
slide4
AHDL
  • Cuidado com IF / ELSIF

Codificado Como é interpretado

slide5
AHDL
  • Parametrização
slide6
AHDL
  • Exercício 4
    • Implementar em AHDL uma ULA (utilizando CASE) que realize as operações de soma e subtração, parametrizando o número de bits de dados:
slide7
AHDL
  • Problemas com tempos de propagação
slide8
AHDL
  • Flip-Flops

DFF, TFF, JKFF, SRFF

slide9
AHDL
  • Contadores binários síncronos (crescente/decrescente)
slide10
AHDL
  • Contadores binários (MOD N)
slide11
AHDL
  • Exercício 5
    • Implementar em AHDL um contador MOD5 decrescente que realize a contagem (6, 5, 4, 3, 2, 6, 5, ...).
slide12
AHDL
  • FOR GENERATE
slide13
AHDL
  • FOR GENERATE
slide14

in

oe

out

AHDL
  • Buffers - Tristate
slide15
AHDL
  • Buffers - Tristate mode
slide16
AHDL
  • Simulando Barramentos TRISTATE
slide17
AHDL
  • Exercício 6
    • Implementar com BUFFERS TRISTATE um multiplexador 4 canais (selecionados por dois bits S0 e S1) com 4 bits cada um.
slide18
AHDL
  • MegaFunções RAM
slide19
AHDL
  • MegaFunções ROM
slide20
AHDL
  • Exercício 7 – Gerador de funções
    • Implementar um gerador de funções digital que gere as formas de onda quadrada, dente de serra e senoidal. As formas de onda devem estar em uma ROM. Cada forma de onda deve ser tabelada em 16 bytes (posições) por 4 bits.

Obs.: a freqüência de clock define a freqüência do sinal gerado. A saída deste circuito poderia ser aplicado a um DA para geração do sinal analógico.

slide21
AHDL
  • MegaFunções FIFO
slide22
AHDL
  • MegaFunções SHIFT
slide23
AHDL
  • Exercício 8 – Câmara de eco
    • Implementar o circuito digital de uma câmara de eco para um sinal de entrada com 8 bits. Supor que a velocidade de amostras (clock) é igual a 8000 sps, e o retardo desejado é de 2ms.

Obs.: o sinal de saída deve ser a média do sinal de entrada(no mesmo instante) e do atrasado (t-2ms).

slide24
AHDL
  • Exercício 9 – Reverberação
    • Modificar o exercício 8 para realizar a função de um reverberador.

Obs.: o sinal de saída deve ser a média do sinal de entrada (no mesmo instante) e de saída atrasado (t+2ms) dividido por 2.