2 memory 2 virtual memory n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
メモリに関する 話題( 2 ) - 仮想メモリ Memory (2) – Virtual Memory PowerPoint Presentation
Download Presentation
メモリに関する 話題( 2 ) - 仮想メモリ Memory (2) – Virtual Memory

Loading in 2 Seconds...

play fullscreen
1 / 22

メモリに関する 話題( 2 ) - 仮想メモリ Memory (2) – Virtual Memory - PowerPoint PPT Presentation


  • 115 Views
  • Uploaded on

メモリに関する 話題( 2 ) - 仮想メモリ Memory (2) – Virtual Memory. Multi-Process System と割り込み (and Interrupt) 論理アドレスと物理アドレス Logical address (virtual memory) and physical address (real memory) Segment and page 動的アドレス変換方式 Mechanism of Dynamic Address Translation (DAT) Translation Look-aside Buffer (TLB).

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'メモリに関する 話題( 2 ) - 仮想メモリ Memory (2) – Virtual Memory' - lee-gray


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
2 memory 2 virtual memory
メモリに関する話題(2) - 仮想メモリMemory (2) – Virtual Memory
  • Multi-Process Systemと割り込み (and Interrupt)
  • 論理アドレスと物理アドレスLogical address (virtual memory) and physical address (real memory)
  • Segment and page
  • 動的アドレス変換方式Mechanism of Dynamic Address Translation (DAT)
  • Translation Look-aside Buffer (TLB)

福永 力; Chikara Fukunaga

ideas behind the virtual memory
バーチャルメモリの発展Ideas behind the virtual memory
  • 実際のメモリサイズに制限されずに大きなプログラムを実行させたい.Requirement to run a large scale program without the limitation of actual memory size
  • もしサイズが大きくて全部ロードできない場合一部はディスクなど2次補助記憶装置に待避させるUse the 2ndary (auxiliary) memory device (disk) for temporally storage if the program size is larger than a limit.
  • もしmulti-programming環境になればメモリの管理が複雑になる.使えるメモリも制限される.またプロセスが実行されるたびに異なるメモリ空間にプログラムはLoadされる.Memory management will be complicated under the multi-programming environment. The size of the memory for a process will be also limited. The program will be loaded each time on a different memory space.
  • プロセス(プログラム)を一貫したメモリ空間で管理(論理スペース)Management of a process in a coherent space (logical space)
  • 論理スペースを細かく分離させて管理しメモリの効率の良い利用を図るLogical space for the program will be segmented in order to use the real memory as effective as possible

福永 力; Chikara Fukunaga

multi program environment and interrupt
Multi-program 環境(Environment)と割り込み(and Interrupt)
  • CPU処理速度とI/O処理の大きな違いを利用した複数(あたかも)同時処理システムをマルチプログラミング環境The environment for program(s) to be able to be loaded and run during the I/O processing of the currently running program is called “the multi-programming environment”.

福永 力; Chikara Fukunaga

multi programming environment
Multi-programming 環境(Environment)
  • Definitions of several terms
  • Process =プログラム+データ
  • Task =プロセスの一部、OSが自分でしきりやすいように切り取る.
  • Thread = プロセスの一部、同時に多数のThreadが並列的に実行可能、プログラマによって準備される

福永 力; Chikara Fukunaga

interrupt flow
割り込みフロー(Interrupt flow)
  • 割り込みが起きた場合のプロセスの流れFlow diagram for interruption
  • Interruptの元の解析でInterrupt Vectorのアドレスが解明されそこに記録された割り込みアドレスに制御が飛ぶAn address of interrupt vector will be identified from the origin of interrupt. The address registered there will be executed.

福永 力; Chikara Fukunaga

origins of interruption examples
割り込みの種類(例)Origins of Interruption (examples)
  • I/O interrupt:I/O動作の(正常、異常)終了Normal/abnormal completion of I/O actions
  • Program interrupt:計算例外事象の発生Exceptional events like overflow/underflow
  • Abnormal instructions、addressing error
  • プログラム割り込み/program interrupt
    • 割り込み命令(trap)/Interrupt by trap Instruction
    • Segmentation/page faults
    • Access control error
    • Event handling
  • SVC(SuperVisor Call):優先度の高いシステムコールの利用I/O System call with special high priorities
  • External interrupt (timer for time sharing, h/w)

福永 力; Chikara Fukunaga

segmentation of a process
プロセスセグメンテーションSegmentation of a process
  • プログラムがコンパイルされ実行形式のプログラムが作られるとプログラムパート、データパート、実行時の作業領域などがいくつかのセグメントに分類される.At the completion of compiling, an executable program module is divided into several segments with program, data and/or working parts.
  • 一般にセグメントはさらに一定長をもつページにさらに分割される.セグメントの長さに決まりはない.A Segment is further divided into several pages with constant size. The size of a segment is not constant but normally variable.

福永 力; Chikara Fukunaga

mapping of processes onto the physical space
プロセスの実空間へのマッピングMapping of processes onto the physical space
  • ひとつひとつのプロセスは実空間にロードされて実行がなされるが自分が利用できる空間は限られていて実行形式イメージすべてが実空間に載せられるわけではない.Each process will be executed on the physical space after it is loaded on MS. But the whole image is not loaded since the space is limited.
  • プロセスはセグメント単位で論理空間(プロセスごとにほぼ無限に設定できる)にアドレスされる.Once a process is assigned in an infinite logical space with unit of segment base.

福永 力; Chikara Fukunaga

segmentation deployment on the logical space
論理アドレスへのプロセスセグメント配置Segmentation deployment on the logical space
  • すべてのセグメントは論理空間に連続的に分配されるのではなくのちの物理空間のアドレスと対応しやすいようにとびとびのアドレスをもって論理空間に配置される.All the segments will not be normally allocated contiguously, but addressing for a segment is determined conveniently for real adress mapping.
  • したがって論理空間にはどのセグメントにも利用されない空間ができうる可能性があるThere will be spaces not used for any segments in the logical addressing space.

福永 力; Chikara Fukunaga

dynamic address translation dat m apping between logical and physical spaces
論理空間と物理空間をマップするDynamic Address Translation (DAT)Mapping between Logical and Physical spaces
  • OSはプロセスに記載されているプロセスのセグメント、ページデータを読み取りセグメントごと、またその中のページごとに表をMSに用意する.セグメントテーブル、ページテーブルなどと呼ぶ.OS makes two tables called segment and page tables in MS. A segment table for a segment, a page table for each page in the segment.
  • セグメントテーブルのMSでのアドレスSTOはレジスタ(CR1)に入れる.OS puts the starting address of the segment table (STO) in a register (called, say CR1 in this case).
  • SX(Segment index)、PX(Page index)およびBX(Byte index)にもとづき表を作成する.An entry in the table is created with its virtual address (SX,PX).
  • 最後にPFA+BXで実際のアドレスが決定される.PFAはOSが供給PFA+BX is used for address in physical space.PFA is supplied by the OS

福永 力; Chikara Fukunaga

dat several words
DAT several words
  • このDAT解説図に出てくることばの意味Explanation of words used in this figure

福永 力; ChikaraFukunaga

translation look aside buffer tlb
Translation Look-aside Buffer(TLB)
  • MSにロードされているセグメントやページのデータをDATを使わずに素早くアクセスするためTranslation Look-aside Bufferが利用される.原理はCacheと同じである.For quick reference of Data in a segment or page already loaded in MS, Translation Look-aside Buffer is prepared. The principle is more-or-less similar to Cache.

福永 力; Chikara Fukunaga

cache 2 optimization of cache 2
Cache構成のキーポイント(2)Optimization of Cache (2)
  • Replacement方式Cache memory replacement method
  • Restore動作- 更新アルゴリズムRestoring of Cache data – rewrite algorithm
  • Compulsory(初動遅延; Initial delay; cache initial state)
  • Conflict:ブロック集中アクセスによるミス(ダイレクトマップ,セットアソシエーティブ)Conflict: Miss with concentrated access of particular blocks (Direct, Set-associative Mapping)
  • 実行プログラムの特性(データアクセスの効率)Data access characteristics of programs run on the machine

福永 力; Chikara Fukunaga

slide14
Cacheパラメータ変更によるMiss rate実測値例Measurement of Miss rate with Cache parametersFrom Hennessy & Patterson, CA A Quantum Approach 4th ed.
  • Cache capacity → increase, capacity miss,conflictmiss → decrease (Fig. C9)
  • Number of ways → increase, conflictmiss rate → decrease (Fig. C9)
  • Block size → decrease, inefficient (Fig. C10)
  • Block size → increase, miss rate → increase (Fig. C10)
  • 1 ways miss rate ~ cache size 50% of 2 ways (Fig. C9)
  • Cache size double → miss rate sqrt(2) (Fig. C9)

Cache size

8,4,2, 1

福永 力; Chikara Fukunaga

replacement kick out of old unused contents
リプレースメント(旧データの追出し)方式Replacement (Kick out) of old unused contents
  • ミスヒットによるcache更新時のデータ追出しアルゴリズムAlgorithm for the kick-out of old data with miss-hit
    • Invalid bitタグのブロックの追放Invalid tag bit to indicate the useless block
    • LRU(Least Recently Used)ブロックの認定・追放Recognition of Least Recently Used Block, and kick it out
      • 履歴用(タイムスタンプ)のtag bitを必要とするneed a time stamp information for each block
    • FIFO(First-In First-Out)
      • 最古参ブロックから追い出しThe block entered first must be purged out first
      • LRUより制御機構が簡単 (Simpler control logic than LRU, just sequence)
    • ブロックのランダム抽出(Random Selection)
      • 時間にかかわらずどのブロックのアクセス頻度は同じであろうという考え方The frequency of access to any blocks will be more-or-less constant regardless of the time
    • Cache Access Counter for each block
      • cacheアクセスごと,あるいはクロックごとにカウンターを増やす.カウンター値と同じラインのブロックを追放,そしてカウンターリセットCount up with clock or access, and if it exceeds some limit, it will be candidate to be purged

福永 力; Chikara Fukunaga

cache restoring control
データCache 書き込み制御Restoring Control
  • キャッシュ一貫性制御ともいうIt is also called “Cache Coherence Control”.
  • Data cacheのみが対象The operation is applied to the Data cache.
  • データ更新にともなうメインストレージへの再書き込み
    • ストアスルーあるいはライトスルー(Store-Through or Write-Through)
    • ストアイン,ライトバックあるいはコピーバック(Store-In,Write-Back or Copy-Back)

福永 力; Chikara Fukunaga

store write through
ストア(ライト)スルーStore(Write)-Through
  • 書き込みデータのブロックがcacheでヒット(Write Cache hit)した場合,cacheデータとMSともに更新(Write)If the block to be modified by write is found in Cache (Write Cache hit), Both contents in cache and MS are modified.
  • Write Cache missした場合,MSの対応ブロックのデータ更新するとともにIf Write Cache miss, the corresponding block in the MS is updated but also
    • cacheに当該ブロックを読込みMSとcacheをともに更新(Write Allocate),あるいはThe block is also refilled into the cache, and it is updated, or
    • cacheは何もせずMSのみ変更No touch with the cache (only the MS will be affected).
  • ライトバッファ(Write Buffer)
    • メインストレージへのアクセス中CPU処理がストールされてしまう.この期間を最小限にするために中間バッファ(ライトバッファ)を持つ必要がある.We need a special buffer called “Write Buffer” in order to keep minimize the access time of the MS to avoid stalls in the CPU pipeline.

福永 力; Chikara Fukunaga

store in or write copy back
ストアインあるいはライト(コピー)バック(Store In or Write(Copy)-Back)
  • Write Cache hitした場合,cacheのみ変更(Dirty)If write Cache hit, only Cache is modified (Dirty)
  • Write Cache missした場合,必ずMSからcacheへ当該ブロックを読込み,cacheのみを変更しcacheとMSとで当該ブロックのある値が異なるという旨をマークしておく.(clean bitをOFF → dirty)If Write Cache miss, always the corresponding block is load into the Cache from the MS and is modified only in the cache. The block is marked up with “dirty” from “clean”.
  • このブロックがcacheから追出されるときにメインストレージを更新する(ライトバック).(clean bitをON → clean)If this block is once kicked out, the MS is updated, and the block is backed to “clean”.
  • Readではcacheのhit/missにかかわらずcleanThe block is kept “clean” for Read case regardless of the hit/miss.

福永 力; Chikara Fukunaga

state transition diagram for store in write back cache mechanism
ストアイン(ライトバック)キャッシュの状態遷移State Transition Diagram for Store In (Write back) Cache mechanism

福永 力; Chikara Fukunaga

cache multi level cache
cacheの多重(マルチ)レベル化Multi-Level Cache
  • L1,L2
  • Victim(n-wayセットアソシエーティブ法cacheの追い出されたデータ保持用)Victim buffer for temporal storage buffer for blocks kicked out in the n-way set associative mapping.

福永 力; Chikara Fukunaga

cache 1 some cases that the cache is not effective 1
cacheが有効でない場合(1)Some cases that the cache is not effective (1)

C=C + A[i] * B[i]

  • 長い(要素の多い)ベクトル計算Calculation of Long one dimensional arrays
  • データ量がcacheサイズを越えるとパフォーマンスの低下が見えるIf the size exceeds the cache block size, the degradation of the performance
  • サイズのみでなくcacheの構成をも考慮したプログラミングの配慮が必要If the cache is structured in multi-level, the programming must be optimized with this structure.

MFLOPS

配列長 Array size

QCD (Physics)

Performance (rate)

配列長 Array size

福永 力; Chikara Fukunaga

cache 2 some cases that the cache is not effective 2
cacheが有効でない場合(2)Some cases that the cache is not effective (2)
  • 行列計算の繰り返し順序Loop order for Matrix multiplication of Zij=ΣXik・Ykj
  • CとFortranでは異なることも.Optimization of C and Fortran is different.

福永 力; Chikara Fukunaga