Ve žbe 3 ARHITEKTURA I ORGANIZACIJA RA ČUNARA

1. Vežbe 3ARHITEKTURA I ORGANIZACIJA RAČUNARA Dr. Velizar Pavlović dipl. Ing.

2. Zadatak 1 Za dati izraz F = M + N + P − (Q − R − S )/ (T +V ) gde F, M, ..., V predstavljaju memorijske lokacije, generisati kôd za: a) nulto adresnu mašinu b) jedno-adresnu mašinu c) dvo-adresnu mašinu d) tro-adresnu mašinu e) usvojiti da je opkod kod svih mašina 8-bitni, a da su adrese 16-bitne. Odrediti dužinu programa u bajtovima za svaki od programa pod a), b), c) i d). f) Koliko obraćanja memoriji je potrebno da se izvrše programi pod a), b), c) i d). Napomena: Pretpostaviti da arhitektura procesora ima 16 registara u RF polju. Prilikom izračunavanja broja obraćanja memoriji uzeti u obzir samo obraćanje radi pribavljanja operan(a)da.

3. Odgovor: a) generisani kôd za nulto-adresnu mašinu Push M Push N Add Push P Add Push Q Push R Sub Push S Sub Push T Push V Add Div Sub Pop F b) generisani kôd za jedno-adresnu mašinu Load T ;Acc ←T Add V ;Acc ←Acc+V = T+V Store T1;T1←Acc(T1 privremenalokacija) Load Q ;Acc←Q Sub R ;Acc←Acc - R = Q - R Sub S ;Acc←Acc - S = Q - R - S Div T1 ;Acc←Acc/T1 = (Q-R–S)/(V+T) Store T1 ;T1←Acc Load M ;Acc←M Add N ;Acc←Acc+N = M+N Add P ;Acc←Acc+P=M+N+P Sub T1 ;Acc←Acc – T1 Store F ;F←Acc

4. c) generisani kôd za dvo-adresnu mašinu Add M,N ; M ←M+N Add M,P ; M ←M+P Sub Q,R ; Q ← Q-R Sub Q,S ; Q ← Q-S Add T,V ; T ←T+V Div Q,T ; Q ← Q/T Sub M,Q ; M ←M-Q Mov R1,M ; R1 ←M Mov F,R1 ; F ←R1 d) generisani kôd za tro-adresnu mašinu Add R1,M,N ; R1 ←M+N Add R1,R1,P ; R1 ←R1+P Sub R2,Q,R ; R2 ←Q-R Sub R2,R2,S ; R2 ←R2-S Add R3,T,V ; R3 ←T+V Div R2,R2,R3 ;R2 ←R2+R3 Sub F,R1,R2 ; F ←R1-R2 e) Dužina programa je: a) 9∗24+56 = 216+56 = 272 bita = 34B b) 13∗24 = 312 bitova = 39B c) 7∗40+2∗28=280+56=336bitova=42B d) 7∗44=308 bitova = 39B (zaokruzeno) f) Broj obraćanja memoriji je: a) 9 ∗1+ 7 ∗ 3 = 9 + 21 = 30 b) 13∗1 = 13 c) 7 ∗ 3 + 2 = 23 d) 3∗ 2 + 3∗1 = 9

5. Zadatak 2 Format naredbi jedne hipotetičke mašine je oblika gde je opkôd: 0001 = Load ACC iz memorije 0010 = Store ACC u memoriju 0011 = Load ACC iz U/I 0101 = Add ACC-u memoriju 0111 = Store ACC u U/I Za sledeću programsku sekvencu prikazati sadržaj registara PC, IR i ACC kao i sadržaj memorijskih lokacija M(300), M(301), M(302) i M(900) nakon izvršenja svake instrukcije u sekvenci. 1. Load ACC sa uređaja U/I_5 2. Add ACC-u dodaj M(900) i smesti rezultat u ACC 3. Store ACC smesti u uređaj U/I_6

6. Prva instrukcija programske sekvence nalazi se na adresi M(300), druga na M(301) a treća na M(302). Neka procesor sa U/I_5 pribavi vrednost 4, a na M(900) bude upisana vrednost 7. Podaci sa kojima procesor manipuliše su sledećeg formata gde je S-znak broja Odgovor: Sadržaj memorijskih lokacija je nepromenljiv u toku izvršenja ove sekvence

7. Zadatak 3 U FIFO memoriju kapaciteta 1024 lokacija upisuje se brzinom od 10 MHz, a istovremeno FIFO se čita brzinom od 5 MHz. Počevši od stanja FIFO prazan, koliko je vremena potrebno da se FIFO napuni. Koliko reči podataka je pročitano od trenutka kada se prazan FIFO počne puniti do trenutka kada se FIFO napuni. Odgovor: Tpu=n1*100ns Tpr=n2*200ns Tpu=Tpr => (nx+n2)*100=n2*200 (1024+n2)*100=n2*200 =>n2=1024 Tpu=1024*200ns=0,2048*10-3s

8. Zadatak 4 Kako će se menjati izlaz kola sa Slike 1 nakon svakog taktnog impulsa? Kakav će biti naredni izlaz ako je tekući 0000? Odgovor: 0000->1111->1110->1101->1100->1011->1010->1001->1000->... Sl. 1. Registar plus sabirač

9. Zadatak 5 Neka je dat neki jednostavan hipotetički računar kod koga je glavna memorija M kapaciteta 2n-1n-to bitnih reči. CPU ima n-bitni akumulator ACC i (n-1)-bitni programski brojač PC. Računar poseduje repertoar od dve n-bitne instrukcije kod kojih je MS bit dodeljen opkôdu instrukcije a ostali bitovi formiraju adresu glavne memorije M. Prva instrukcija se naziva SUBS (subtract and store). SUBS Y uzrokuje izvršenje sledećih mikrooperacija: ACCACC - M(Y); M(Y)ACC, PCPC+1; Druga instrukcija je instrukcija bezuslovnog grananja a uzrokuje izvršenje sledeće operacije: PCM(Y(0:n-2)); Reč koja se čuva u memoriji može biti instrukcija (SUBS ili JUMP), ili binarni broj fiksnog zareza u prezentaciji dvojičnog komplementa. Pokazati kako se pomoću pomenute dve instrukcije može programirati izvršenje sledećih operacija:

10. (a) prenos podataka ka/iz memorije (operacije Load Y i Store Y) I) ACCM(Y), i II) M(Y)ACC (b) sabiranje (operacija Add Y) ACCACC+M(Y) Napomena: Inicijalno usvojiti da je M(X)=0, vrednost ACC pre izvršetka naredbe je neodređena. Odgovor: a) operacija Load Y Subs X Subs X Subs Y Subs X Subs X Subs Y operacija Store Y Subs X Subs Y Subs Y Subs X Subs Y Subs X Subs X Subs Y Subs X Subs X b) operacija Add Y Subs X Subs T Subs T Subs X Subs T

11. Zadatak 6 Izvršiti projektovanje opkoda promenljive dužine kako bi instrukcijom obima 32 bita bilomoguće kodirati: 1. 15 instrukcija sa tri 8-bitne adrese i jednim 4-bitnim poljem za specifikaciju registra 2. 50 instrukcija sa dve 8-bitne adrese i jednim 4-bitnim registarskim poljem 3. 500 instrukcija sa jednom 8-bitnom adresom i jedan 4-bitni broj za specifikaciju registra 4. 30 instrukcija kod kojih se ne specificiraju adrese ili registri Odgovor: 1.15 instrukcija

12. 2. 50 instrukcija Sa 6 bitova moguće je kodirati 64 instrukcije, što odgovara vrednosti 3Fh. U konkretnomslučaju zahteva se kodiranje 50 različitih instrukcija, što odgovara vrednosti 31h. Radilakše implementacije hardvera za dekodiranje rezervisaćemo 6 bitova pri čemu vrednostiod 32h do 3Eh neće biti dekodirane. 3.500 instrukcija Sa 9 bitova moguće je kodirati 512 instrukcija, što odgovara vrednosti 1FFh. U konkretnom slučaju zahteva se kodiranje 500 različitih instrukcija, što odgovara vrednosti1F3h. Rezervisaćemo 9 bitova pri čemu vrednosti od 1F4h do 1FEh neće biti dekodirane. 4. 30 instrukcija Simbol “x” označava vrednost 0 ili 1.

13. Zadatak 7 Računarski sistem ima 8-bitnu adresnu magistralu i 8-bitnu magistralu podataka a koristi memorijsko preslikani U/I prostor. U sistem je instalirano: 128 bajtova PROM-a počev od adrese 00H, realizovanog pomoću čipova kapaciteta 32x4; 96 bajtova RAM počev od adrese 80H, realizovanog od jednog čipa kapaciteta 64x8 i nekoliko čipova kapaciteta 32x8; ulazni uređaj na adresi F0H; izlazni uređaj na adresi F1H; i bidirekcioni ulazno/izlazni uređaj na adresi F2H. Prikazati dizajn ovog sistema, uključujući sve upravljačke signale (CS, MR, MW, Enable, i dr.)

14. Odgovor:

15. Zadatak 8 Račnarski sistem ima 8-bitnu adresnu magistralu i 8-bitnu magistralu podataka a koristi izdvojeni U/I. Usistem je instalirano: 128 bajtova EPROM počev od adrese 00h pomoću čipova 128*2 bita; 32 bajta RAM počev od adrese E0h pomoću čipova kapaciteta 16*8 bitova; ulazni uređaj sa READY signalom na adresi 00h; izlazni uređaj sa READY signalom na adresi FFh; i bidirekcioni ulazno-izlazni uređaj bez READY signala na adresi 80h. Prikazati dizajn celokupnog sistema uključujući sve signale za dozvolu rada kao što su signali za čitanje i upis u memoriju i izlazne podsisteme.

16. Odgovor:

17. Zadatak 9 Mikroračunarski sistem ima 16-bitnu bajt adresibilnu magistralu i koristi izdvojen U/I prostor preko koga može direktno da adresira do 256 uređaja. a) Projektovati memorijski sistem na sledeći način: prvih 4 kB memorije konfigurisati kao ROM, a ostalih kao RAM prostor. Prikazati strukturu kola koja će generisai grešku ako se učini pokušaj upisa (write) u ROM prostor. Signal greške dovesti na ulaz INT procesora b) Projektovati logiku dekodera koja će 5 ulaznim uređajima dodeliti U/I adrese od 0 do 4, a 7 izlaznim uređajima adrese od 5 do 11. U toku izvršenja operacije IN i OUT sadržaj adresnih bitova manje težine A7 : A0 jednak je sadržaju adresnih bitova veće težine A15 : A8. Napomena: Signali upravljačke magistrale su: MemRead, MemWrite, IORead i IOWrite

18. Odgovor: a)

19. b)

20. Zadatak 10 Pretpostavimo da postoje tri U/I uređaja A, B, i C koji mogu inicirati zahtev za prekid. Uređaj A imaprioritet opsluživanja 1 (najviši), uređaj B prioritet 2, a C prioritet 3. Za slučaj da ne postoji istiskivanje zasledeću sekvencu događaja pokazati koja će se rutina za obradu prekida izvršavati u funkciji vremena. Napomena: Trajanje prekidne rutine: A – 5, B - 4 , C - 2 taktna intervala. Odgovor: