Copyright TECS Prüftechnik GmbH Furtwangen

1. DiaTem Boundary Scan Seminar Copyright TECS Prüftechnik GmbH Furtwangen

2. Neutrale Workshops über Testverfahren und Teststrategien in der Elektronik - Vor-/Nachteile aktueller Testverfahren - Design-for-Test-Richtlinien - Nullfehler-/Yield-Regelkreise - Berechnung von optimalen Teststrategien Test-Consulting Produktschulungen Produktseminare TECS Workshops und Seminare:

3. ABB, Eberbach  ACD Elektronik, Oberholzheim  ad+T, Hinwil  Aesculap, Tuttlingen  Alcatel, Hannover  AMZ, Illingen  APT, Hürth  ASC-TEC, Bodmann  Atlantik Zeiser, Emmingen  AVAT, Tübingen  AZS Datentechnik, Stetten  Bachmann Electronic, Feldkirch-Tosters  Base10. Hallbergmoos  Becker Machaczek, Friedrichsthal  Dipl.Ing. W. Bender, Grünberg  Berchtold, Tuttlingen  Berger Lahr, Lahr  Berufsförderungswerk, Schömberg  BDT, Rottwei  Belimo, Hinwil  Bieler + Lang, Achern  Biotronic, Berlin  Bircher Reglomat, Beringen  Bizerba, Balingen  Blaupunkt-Werke, Hildesheim  Bodenseewerke, Überlingen  BMK, Augsburg  Robert Bosch, Ansbach  Robert Bosch, Plochingen  Robert Bosch Schwieberdingen  Bosch Telekom, Backnang  Braun, Kronberg  Braun, Walldürn  CGK, Konstanz  Cheops, Geretsried  Comsoft, Karlsruhe  Conware Computer Consulting, Karlsruhe  Cooper Tools, Besigheim  CSEE, Neuchatel  Deltec, Furth  Delphi, Engelskirchen  Deutsche Aerospace, Wedel  Develop Dr. Eisbein, Gerlingen  Diehl AKO, Nürnberg  Diehl AKO Wangen  Dietz Electronic, Neuffen  Digitaltest, Stutensee  Dräger Safet, Lübeck  Dräxlmaier, Vilsbiburg  DZG Hamburg  DZG, Vöhrenbach  Elex, Mannheim  Elcoteq, Turgi  Eltako Schaltgeräte, Fellbach  ELTAS Eschbach  E+H, Gerlingen  E+H, Maulburg  E+H, Nesselwang  E+H, Reinach  EOS Krailling  EPIS Microcomputer, Albstadt  ESW Extel Systems, Wedel  Erbe Elektromedizin , Tübingen  eta plus, Nürtingen  Eurocontrol, Maastricht  Feinmetall Herrenberg  FHF Funke + Huster, Mülheim  Fresenius Medical Car Deutschland, Schweinfurt  Fritsch Elektronik, Achern  FZA, Düsseldorf  FZA, Hannover  FZA, Heusenstamm  GEZE, Leonberg  GIRA Giersiepen, Radevormwald  Graf Syteco, Tuningen  Harmann/Becker Karlsbad  Harmann/Becker, Straubing  Hectronic, Bonndorf  Hella, Lippstadt  Hoerbiger Bara, Ammerbuch  Hohner, Trossingen  Homag, Schopfloch  Honeywell Schönaich  Hüttinger, Freiburg  Ihlemann, Braunschweig  Indramat, Lohr  Infratec, Bensheim  Insta Elektro, Lüdenscheid  Inst. Dr. Förster, Reutlingen  Interflex, Durchhausen  IZT Innovationszentrum, Erlangen  IXXAT Automation, Weingarten  Jauch + Schmid, VS-Schwenningen  Jetter, Ludwigsburg  Julabo, Seelbach  Kaba Benzing, VS-Schwenningen  Katek, Grassau  Keba, Linz  Knobloch, Erbes-Bödesheim  Ing. Fritz Kübler Zählerfabrik, VS-Schwenningen  Dr.A.Kuntze, Meerbusch Referenzen Baugruppen-Workshop (1):

4. Leuze, Owen-Teck  Leybold Didactic, Hürth  Liebherr Aerotechnik, Lindenberg  Liebherr Elektronik, Lindau  Liebherr Hausgeräte, Ochsenhausen  Link Electronics, Kandel  Lorenz electronik, St. Georgen  Lüdtke Elektronic, Herxheim  Marquardt, Rietheim  Matshushita, Lüneburg  Matsushita, Neumünster  MaZet, Jena  MBB Gelma, Bonn  Merten, Wiehl  MGV, München  Micro-Epsilon, Ortenburg  Miele, Gütersloh  Moeller, Bonn  Franz Morat, Eisenbach  MR Elektronik, Kirchheim  MSC, Freiburg  MSC Stutensee  Multitest, Rosenheim  Murr electronic, Oppenweier  Pepperl + Fuchs, Mannheim  Physik Instrumente (PI), Karlsruhe  Preh-Werke, Bad Neustadt  Pro Design, Bruckmühl  PTR, Werne  Puls, München  Rafi, Berg  Raylase, Wessling  Richter, Pforzheim  R&S Messgerätebau, Memmingen  Riwoplan, Knittlingen  ROI Rolf Obler, Roding  RRC Power Solutions, Kirkel-Lindbach  RWE Piller, Osterode  SAIA, Murten  Carl Schenck, Darmstadt  Schiederwerk, Nürnberg  SCI-Worx, Hannover  SEG Elektronikgeräte, Kempen  Selectron, Lyss  Semrau, Tuttlingen  Dr. Seufert, Karlsruhe  Robert Seuffer, Calw  SEW Eurodrive, Bruchsal  SICAN, Hannover  Sick, Reute  Sick, Waldkirch  Siemens, Amberg  Siemens, Augsburg  Siemens, Berlin  Siemens, Bocholt  Siemens, Bruchsal  Siemens, Ditzingen  Siemens, Erlangen  Siemens Hannover  Siemens, München  Siemens, Volketswil  Siemens, Zug  SMA Regelsysteme, Niestetal  Solectron, Herrenberg  SRI Radiosystems, Durach  Stahl Schaltgeräte, Waldenburg  Stegmann, Donaueschingen  Stemin, Königsdorf  Stihl, Waiblingen  Stöckert Instrumente, München  Stoll, Reutlingen  Karl Storz, Tuttlingen  STW, Kaufbeuren  SZ-Testsysteme, Amerang  TAW Wuppertal  Teldix, Heidelberg  Telenot, Aalen  Tesch, Wuppertal  teststep, Konstanz  Thyssen, Neuhausen  Torotron Elektronik, Kirchheim  TQ Systems, Seefeld  Trumpf Laser, Schramberg  Tuchscherer Elektronik, Ottobrunn  Vogt electronic, Bruchmühlbach  Wasser, Oberstenfeld  Webasto, Stockdorf  Weitmann + Konrad, Rosenfeld  WG-Test, Herrenberg  Wolf Endoskope, Knittlingen  Zellweger, Uster  Zollner Elektronik, Zandt Referenzen Baugruppen-Workshop (2):

5. DiaTem Präsentation: Advanced Boundary-Scan based Board-TEST solution Copyright TECS Prüftechnik GmbH Furtwangen

6. Die Motivation für Boundary Scan: Wir habenkomplexe Boards mit hunderten oder tausenden von I/O Pins mit no probe access (BGA) ! Es ist wichtig für unsexakt die Testabdeckung der Netze bereits auf Design-ebenezu bestimmen! Wir haben bereits Boards mit JTAG IC’s (z.B. FPGA, Processors) und wollen das bisher ungenutzte Test CoveragePotential nutzen! Wir wollen unseren Funktionstest in der Produktion hinsichtlich Fehlerabdeckung und Fehlerdiagnose verbessern und die Reparatur rationalisieren! Wir haben kleine Stückzah-len und hohe Typenvielfalt an Boards. Der Nadelbett-adapter für ICT ist deshalb unwirtschaftlich für uns ! Wir wollen die Zeit für die Inbetriebnahme unserer 2..3 Prototypen drastisch reduzieren !

7. IEEE Std 1149.1 (1990) IEEE Standard Test Access Port and Boundary-Scan Architecture IEEE 1149.1a (1993) Supplement to IEEE 1149.1 IEEE 1149.1b (1994) Supplement to IEEE 1149.1 (BSDL) Web: http://www.ieee.org IEEE Standard (JTAG):

8. Core Logic Internal Scan Bypass TDO ID Register TDI Instruction Register TAP Controller TCK TMS TRST (Optional) Die Boundary-Scan Struktur: Test Data Output Test Data Input

9. Die Boundary-Scan Struktur: TDI / TDO daisy chain TMS TCK TRST* star configuration

10. Instruction BYPASS CLAMP EXTEST HIGHZ IDCODE INTEST RUNBIST SAMPLE/PRELOAD USERCODE Status Standard Optional Standard Optional Optional Optional Optional Standard Optional Standard/Optionale Instruktionen

11. BSDL (Boundary-Scan Description Language) ist eine Sprache, die eine Beschreibung der Testmöglichkeiten in einem Bauelement zeigt, das dem IEEE Standard 1149.1B-1994 entspricht BSDL ist ein Subset von VHDL (IEEE Standard 1076-1993) BSDL beschreibt die diversen Features eines 1149.1B-1994 entsprechenden Bausteins wie IR Länge, Codes der Instructions Operationen, Private Instruktionen, ID Register, … Beachten: Einige BSDL Bausteine aus dem Web sind nicht voll kompatibel mit dem IEEE 1149.1B-1994 standard BSDL-Definition:

12. Was ist testbar mit JTAG ? • Infrastructure Tests • Scan chain integrity • TAP controller test • Missing component • Wrong component • Interconnection Tests • Stuck at 0/1 • Opens and shorts • Edge-Connectors • Clustering • Functional test • Memory test • Functional Tests • Sequential logic • Asynchronous logic

13. Type 5 (VCC) BScan BScan Type 1 (BScan - BScan) Type 2 Type 3 BScan - Non-BScan Type 6 (GND) Non- BScan Non- BScan Type 4 (Non-BScan - Non-BScan JTAG -Netze:

14. Test von JTAG -Netzen: • Type 1 ATPG • Type 2 = Type 1 + 3 • Type 3 Library Clusters • Type 4 Logic Clusters • Type 5 ATPG • Type 6 ATPG • *ATPG= Automatic test pattern generation

15. Stimulus in Net 1 Net 2 Net 3 Net 4 Response out JTAG Testprinzip: Der ATPG (Automatic Test Pattern Generator) muss die Shorts, Opens, ‘Stuck at 0’ oder ‘Stuck at 1’ ermitteln

16. stimulus in Net 1 001 001 Net 2 010 010 Net 3 011 011 Net 4 100 100 stimulus out JTAG Testprinzip: Alles OK

17. stimulus in Net 1 001 011 Suspect short wires Net 2 011 010 Shall we suspect this wire as well ? Net 3 011 011 Net 4 100 111 Stuck at 1 or open stimulus out JTAG Testprinzip: Die Fehler werden erkannt, Diagnose noch ungenügend

18. stimulus in Net 1 0 001 0 011 Suspect short wires Net 2 0 011 0 010 Shall we suspect this wire as well ? NO ! Net 3 1 011 1 011 Net 4 1 100 1 111 Stuck at 1 or open stimulus out JTAG Testprinzip: Zusätzliche Tests erlauben eine vollständige Diagnose

19. BS Chip BS Chip BS Chip Verbindungstest: Edge-Connector Boundary-Scan Hardware Boundary-Scan Bus

20. A B C D E F G H J T A G J T A G TDI TDI TDO TDO Connector bridging • Das ‘Connector bridging’ erlaubt die Erhöhung der Test Coverage ohne externe digital IO’s • Beim ‘Connector bridging’ werden Steckerpins zusammengeschaltet, um neue testbare Netze zu erzeugen

21. BS Chip BS Chip BS Chip ? Cluster Definition: ?

22. Ein Beispiel mit JTAG: (eine Baugruppe mit nur 2 JTAG IC’s, Prozessor und FPGA) Einsatz von Boundary Scan: TEST Coverage mit BoundaryScan 85% ! Je mehr JTAG-IC’s desto besser die Testabdeckung… trotzdem BOUNDARY SCAN ist schon bei wenigen JTAG-Komponenten effizient! Heute sind bereits 90% der neuen Prozessoren und 100% der FPGA ’s mit JTAG ausgestattet.

23. ...weiteres Anwendungsbeispiel Netze 427 JTAG Netze 330 Max. JTAG Testabdeckung 77,3 % ATPG Testabdeckung 73,5 % 1 x JTAG IC 2 x SDRAM 2 x SRAM 2 x Flash 4 x Other IC’s 8 x Connectors

24. Eine klare Systemlösung: Eine Workstation mit DiaTem Ein Hardware JTAG Controller Die Prüflinge ! Die DiaTem Tester-Architektur:

25. Fehlerabdeckung Testverfahren:

26. Teststrategie bei „Limited Access“: (A)OI ICT JTAG FKT OI AOI Access Access 0 bis 90 % F 70 bis 95% Q 20 bis 50% 50 bis 90% 70 bis 90 % No Access (Fehler- bild) No Access (Schlupf) 50 bis 95% 0 % - nur sichtbare Fehler - OI großer Schlupf - keine mecha- nischen Aspekte - Stütz-C, HF - derzeit nur digital - JTAG-BE notwendig - nur Fehler, die sich auf Funktion auswirken Referenz: TECS Workshop „Testverfahren und Teststrategien“

27. Zuordnung der Testverfahren: OI AOI BIST FKT Produktion / Prüffeld ICT Engineering - Phase FP BSCAN