Název projektu: Moderní výuka s využitím ICT Číslo projektu: CZ.1.07/1.5.00/34.0734

1. Název projektu: Moderní výuka s využitím ICT Číslo projektu: CZ.1.07/1.5.00/34.0734 Číslo materiálu: VY_2_INOVACE_CT-3-13-1Bc Předmět: Číslicová technika Ročník: 3. Tematický celek: Sekvenční obvody Synchronní čítač Autor: Ing. Pavel Bachura Datum tvorby: 22.11.2012

2. Obsah tematického celku • Definice synchronního čítače • Výstupy synchronního čítače • Vstupy JK synchronního čítače • Vstupy T synchronního čítače • Překlápění synchronního čítače • Schéma synchronního čítače • Použitá literatura

3. Klíčová slova • Sekvenční obvod • Klopný obvod JK • Čítač • Synchronní čítač • Připravenost na překlopení

4. Definice synchronního čítače Synchronní čítač je sekvenční logický obvod, sestavený zpravidla z klopných obvodů JK. Čítá (počítá) impulsy přivedené na jeho čítací (časovací) vstup (T, CLK). Výsledek čítání je zobrazován na výstupech jednotlivých klopných obvodů velmi často v binárním kódu. Hovoříme potom o tzv. binárních čítačích. Obecně ale mohou být čítače i s jinými kódy na výstupech. Synchronní čítače překlápějí všechny klopné obvody (tedy ty, které jsou připraveny na překlopení) naráz a nedochází tak u nich k hazardním stavům jako u asynchronních čítačů. Také zpoždění signálů je zde menší. V tomto materiálu je popsána funkce nejjednodušší varianty čtyřbitového synchronního čítače sestaveného ze čtyř klopných obvodů JK. Čítač čítá pouze vpřed. Není zde řešeno ani jeho nulování, ani jej nelze předem naplnit daty, jak tomu často bývá u skutečně vyráběných čítačů. Je vysvětlen pouze základní princip.

5. Výstupy synchronního čítače Čtyřbitový binární čítač je sestaven ze čtyř klopných obvodů JK. Čítané impulzy budou přiváděny zleva na vstupy T, takže signál postupuje zleva doprava. Výstup klopného obvodu vlevo bude tedy zobrazovat nejnižší bit čtyřbitového binárního čísla zobrazujícího počet načítaných (napočítaných) impulzů. Proto bude označen Q0 a jeho logická úroveň se změní při každém impulzu na vstupu T, respektive při každé sestupné hraně. (Viz pravdivostní tabulka dále). Výstupy dalších klopných obvodů pak označíme návazně Q1, Q2 a Q3. Binární čísla budou tedy zobrazena obráceně, zleva doprava.

6. 1.Na obou statických vstupech JK jsou logické nuly, potompři každé sestupné hraně zůstanou logické úrovně na výstupech nezměněny. Zakázaný stav na výstupech nemůže nastat (to jsme dokázali už u klopného obvodu MASTER – SLAVE – jádra klopného obvodu JK), takže zbývají pouze dvě možnosti: Vstupy JK synchronního čítače 0 → 0 → 0 → 0 0 → 0 → 1 → 1 → 1 1 → 1 0 Před dalšími kroky návrhu synchronního čítače si připomeneme dva pracovní módy klopného obvodu JK.

7. 1.Na obou statických vstupech JK jsou logické nuly, potompři každé sestupné hraně zůstanou logické úrovně na výstupech nezměněny. Zakázaný stav na výstupech nemůže nastat (to jsme dokázali už u klopného obvodu MASTER – SLAVE – jádra klopného obvodu JK), takže zbývají pouze dvě možnosti: Vstupy JK synchronního čítače 0 → 1 → 1 → 1 1 → 1 → 0 → 0 → 0 0 → 0 0 Před dalšími kroky návrhu synchronního čítače si připomeneme dva pracovní módy klopného obvodu JK. Říkáme, že klopný obvod JK není připraven na překlopení.

8. 2.Na obou statických vstupech JK jsou logické jedničky, potompři každé sestupné hraně se logické úrovně na výstupech změní na opačné. Vstupy JK synchronního čítače 1 → 0 → 1 → 1 1 → 0 → 1 → 0 → 0 0 → 1 1 Říkáme, že klopný obvod JK je připraven na překlopení.

9. Vstupy JK synchronního čítače • U synchronního čítače budeme využívat pouze dva výše uvedené pracovní módy klopných obvodů JK, tedy: • klopný obvod je připraven na překlopení - log jedničky na vstupech JK • klopný obvod není připraven na překlopení - log nuly na vstupech JK. A ještě jedno zjednodušení – obě jedničky, respektive nuly, budeme vždy odvozovat jen z jedné jedničky, respektive nuly. Proto vstupy JK u všech klopných obvodů čítače propojíme.

10. Vstupy T synchronního čítače Jak bylo řečeno v úvodu, synchronní čítače překlápějí všechny klopné obvody naráz. (Tedy ty, které jsou připraveny na překlopení) To je zajištěno propojením dynamických vstupů T všech klopných obvodů JK společným vodičem, na který jsou přiváděny čítané impulzy.

11. Překlápění Q0 synchronního čítače Nyní se musíme ptát, které klopné obvody mají být v daném okamžiku připravené na překlopení, které ne a jak jejich připravenost na překlopení zajistit. K tomu nám pomůže pravdivostní tabulka synchronního čítače. Nejprve zkoumáme, kdy se má být připraven na překlopení klopný obvod s výstupem Q0. Podle pravdivostní tabulky vidíme, že pořád. Výstup Q0 musí překlopit při každé sestupné hraně na vstupu T.

12. Překlápění Q0 synchronního čítače Aby klopný obvod s výstupem Q0 byl pořád připraven na překlopení, stačí trvale přivést na jeho vstupy J i K logickou jedničku. Výstup Q0 tak překlopí při každé sestupné hraně na vstupu T.

13. Překlápění Q0 synchronního čítače Dále zkoumáme, kdy se má být připraven na překlopení klopný obvod s výstupem Q1. Podle pravdivostní tabulky vidíme, že vždy, když je logická jednička na výstupu Q0. Kdykoliv je na výstupu Q0 logická jednička, klopný obvod s výstupem Q1 musí být připraven na překlopení. Kdykoliv pak přijde sestupná hrana na vstup T klopný obvod s výstupem Q1 překlopí z log. nuly na log. jedničku, nebo naopak.

14. Překlápění Q0 synchronního čítače 1 Kdykoliv je na výstupu Q0 logická jednička, klopný obvod s výstupem Q1 musí být připraven na překlopení. To zajistíme propojením jeho vstupů JK s výstupem Q0. Když pak přijde sestupná hrana na vstup T, klopný obvod s výstupem Q1 překlopí z log. nuly na log. jedničku, nebo naopak.

15. Překlápění Q2 synchronního čítače A nyní, kdy se má být připraven na překlopení klopný obvod s výstupem Q2 ? Podle pravdivostní tabulky vidíme, že vždy, když je logická jednička na výstupu Q0 i na výstupuQ1. Kdykoliv je na výstupech Q0 i Q1 logická jednička, klopný obvod s výstupem Q2 musí být připraven na překlopení. Když pak přijde sestupná hrana na vstup T, klopný obvod s výstupem Q2 překlopí z log. nuly na log. jedničku, nebo naopak.

16. Překlápění Q2 synchronního čítače 1 1 1 Kdykoliv je na výstupech Q0 a Q1 logická jednička, klopný obvod s výstupem Q2 musí být připraven na překlopení. To zajistíme propojením jeho vstupů JK s výstupy Q0 a Q1 pomocí logického hradla AND. Když pak přijde sestupná hrana na vstup T, klopný obvod s výstupem Q2 překlopí z log. nuly na log. jedničku, nebo naopak.

17. Překlápění Q3 synchronního čítače A nakonec, kdy se má být připraven na překlopení klopný obvod s výstupem Q3 ? Podle pravdivostní tabulky vidíme, že vždy, když je logická jednička na výstupech Q0 , Q1 i Q2. Kdykoliv je na výstupech Q0, Q1 i Q2 logická jednička, klopný obvod s výstupem Q3 musí být připraven na překlopení. Když pak přijde sestupná hrana na vstup T, klopný obvod s výstupem Q3 překlopí z log. nuly na log. jedničku, nebo naopak.

18. Překlápění Q3 synchronního čítače 1 1 1 1 1 Kdykoliv je na výstupech Q0, Q1 i Q2 logická jednička, klopný obvod s výstupem Q3 musí být připraven na překlopení. To zajistíme dalším hradlem AND. Když pak přijde sestupná hrana na vstup T, klopný obvod s výstupem Q3 překlopí z log. nuly na log. jedničku, nebo naopak.

19. Schéma synchronního čítače A tím je čtyřbitový, binární, synchronní čítač hotov.

20. Použitá literatura 1. Antošová, M., Davídek V.: Číslicová technika. Nakl. KOPP, 2009.