1 / 30

DIGITALNA ELEKTRONIKA II

DIGITALNA ELEKTRONIKA II. Sekvencijalna logika. K ombinacijsk a logik a : stanja na izlazu određena isključivo trenutnim ulaznim stanjima (dosad pokazano)

ronald
Download Presentation

DIGITALNA ELEKTRONIKA II

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. DIGITALNA ELEKTRONIKA II II. Elektronički sklopovi

  2. Sekvencijalna logika • Kombinacijska logika: stanja na izlazu određena isključivo trenutnim ulaznim stanjima (dosad pokazano) • Sekvencijalna logika: izlazi nisu određeni samo ulazima već i sekvencom ili slijedom ulaza koji su doveli do trenutnog stanja.Drugim riječima, sklopovi koji koriste ovu logiku zavise o prošlim ulaznim stanjima - imaju svojstva memorije. II. Elektronički sklopovi

  3. Sekvencijalna logika sklopovi koji mogu pohraniti binarnu informaciju Općeniti sekvencijalni sustav: kombinacijska logika + memorija + povratna veza II. Elektronički sklopovi

  4. Sekvencijalna logika • Sekvencijalni sklopovi mogu se podijeliti na sinkrone i asinkrone. • Kod sinkronih sustava ulazi, izlazi i unutrašnja stanja su uzorkovana u točno određenim vremenskim trenucima, definiranim signalom takta (clock-a). • Sklopovlje asinkronih sustavau bilo kojem trenutku može promijeniti stanje s obzirom na promjenu stanja na ulazima. II. Elektronički sklopovi

  5. Sekvencijalna logika • Jedni od najčešćih sekvencijalnih sklopova: multivibratori. • Multivibratori su općenito sklopovi koji imaju dva izlaza koji su međusobno komplementarni te nijedan, jedan ili više ulaza. • Izlaze najčešće označavamo sai (umjesto ponekad se koriste i oznake Q’ , _Q , Q_). II. Elektronički sklopovi

  6. Sekvencijalna logika • Razlikujemo tri osnovne grupe multivibratora: • Bistabilni multivibrator: Oba izlazna stanja su stabilna-sklop ostaje u jednom od moguća dva stanja sve dok ulazni signal ne prouzrokuje promjenu (djeluje kao memorijski element) • Monostabilni multivibrator: Jedno stanje je stabilno, a drugo kvazistabilno. Sklop ostaje u stabilnom stanju dok ulaznim signalom ne prouzrokujemo dovođenje sklopa u kvazistabilno stanje. U takvom stanju ostaje određeno vrijeme, a potom se automatski vraća u stabilno stanje. • Astabilni multivibrator: Oba stanja su kvazistabilna. Sklop ostaje u svakom od njih određeni vremenski period, a potom automatski prelazi u drugo kvazistabilno stanje – nema ulaza – automatski oscilira sa određenom frekvencijom II. Elektronički sklopovi

  7. Sekvencijalna logika • Multivibratori se mogu koristiti za generiranje impulsnih signala • bistabilni multivibrator- naponski skok • monostabilni multivibrator- pravokutni impuls • astabilni multivibrator-pravokutni val • Osim toga: • Monostabili i kao sklopovi za kašnjenje propagacije digitalnog signala • Bistabili kao temeljni memorijski sklopovi u digitalnim sustavima. II. Elektronički sklopovi

  8. Sekvencijalna logika • Bistabil ima dva izlaza, pri čemu jedan uvijek pokazuje komplementarnu vrijednost od drugoga.Bistabil ima dva stabilna stanja i sve dok je priključen na izvor napajanja ne mijenja stanja na svojim izlazima. Iako se u literaturi može pronaći da se za sve bistabile koristi izraz flip-flopovi, točnije ih je podijeliti u dvije skupine: • Razinom okidani bistabil (latch): Bistabil koji daje odziv na svojim izlazima zavisno o naponskoj razini ulaznih signala (tj. o trenutnom logičkom stanju ulaza). • Bridom okidani bistabil (flip-flop): Ovaj bistabil daje odziv na ulazne promjene samo u vremenskim trenutku promjene (“brida”) jednog ulaznog signala, tzv. signala takta. II. Elektronički sklopovi

  9. A B Z 1 1 0 0 1 0 1 0 0 0 0 1 Razinom okidani bistabili Temeljni tip bistabila: SR bistabil (SET-RESET) prikazan na slici. Dva ulaza označena su sa S i R, a izlazi sa i SR bistabil realiziran pomoću dva NILI sklopa NILI tablica istine točnije: zabranjeno! II. Elektronički sklopovi

  10. A B Z 1 1 0 0 1 0 1 0 0 0 0 1 Razinom okidani bistabili(SR bistabil) R=1, S=0 (“Reset” bistabila → Q=0): R=1 → gornja NILI vrata sigurnoimaju 0 na izlazu (Q=0) (pogledati tablicu istine NILI vrata) → donja NILI vrata onda imaju 0 na oba ulaza 0 → Q’=1 R=0, S=1 (“Set” bistabila → Q=1): NILI vrata: Q’ S=1 → donja NILI vrata sigurnoimaju 0 na izlazu (Q’=0) (pogledati tablicu istine NILI vrata) → gornja NILI vrata onda imaju 0 na oba ulaza 0 → Q=1 R=0, S=0 (“Memorijski mod”): • Pretpostavimo stanje prije (n-1 stanje): Qn-1=1, Q’n-1=0: Qn-1=1 → donja NILI vrata sada (u n-tom stanju) sigurno imaju 0 na izlazu (Q’n=0) → gornja NILI vrata sada imaju 0 na oba ulaza 0 → Qn=1 → Qn, Q’n ostaju nepromijenjena i nakon postavljanja oba ulaza na 0 (u ovom, n-tom stanju) • Pretpostavimo stanje prije: Qn-1=0, Q’n-1=1: Q’n-1=1 → gornja NILI vrata sigurno imaju 0 na izlazu (Qn=0) → donja NILI vrata onda imaju 0 na oba ulaza 0 → Q’n=1 → Qn, Q’n ostaju nepromijenjena i nakon postavljanja oba ulaza na 0 II. Elektronički sklopovi

  11. A B Z 1 1 0 0 1 0 1 0 0 0 0 1 Razinom okidani bistabili(SR bistabil) R=1, S=1 (Zabranjeno stanje!): Oba NILI vrata sigurnoimaju 0 na izlazu (Q=0, Q’=0). S ovim je narušen uvjet da izlazi moraju biti komplementarni, što može dovesti do neodređenog stanja na izlazima (efektivno, istovremeno pokušavamo istovremeno postaviti (SET) na 1 i poništiti (RESET) izlaz Q)! Q’ NILI vrata: Pretpostavimo da se nakon ovoga postavi R=0, S=0: Na početku su oba ulaza ali i oba izlaza na 0. Međutim, kako NILI vrata daju 1 na izlazu ako imaju sve 0 na ulazima, ovo stanje je neodrživo. Stoga oba vrata pokušavaju dati 1 na svojim izlazima. Međutim, uvijek će jedna vrata postići ovo stanje malo prije, ali ne znamo koja. Npr. pretpostavimo da se prvo gornja NILI vrata postave u 1 (tj. prvo Q=1). U tom trenutku na ulazima donjih vrata više nisu stanja 0 i 0 već 1 i 0, pa se izlaz donjih vrata sada postavi u stabilnu 0 (Q’=0). Dakle, rezultat je Q=1, Q’=0. Međutim, ako donja NILI vrata prvo dosegnu 1 na svom izlazu, istim mehanizmom se dobije stanje izlaza Q=0, Q’=1. Zaključak: ako se nakon zabranjenog stanja dogodi situacija R=0, S=0 ne zna se u kojem će se od dva moguća stabilna stanja naći izlazi → ovo je razlog zašto je R=1, S=1 zabranjeno! II. Elektronički sklopovi

  12. Razinom okidani bistabili(SR bistabil) • Ovu vrstu bistabila možemo smatrati za jednostavan oblik električne memorije jer sklop “pamti” koji je od dva ulaza posljednji imao vrijednost logičke 1. “zapamćena” 1 (SET) “izbrisana” 1 (RESET) Vremenski dijagram SR bistabila(stanje ulaza S i R, te izlaza Q,Q’) II. Elektronički sklopovi

  13. Razinom okidani bistabili(SR bistabil sa E ulazom) • Često je korisno omogućiti upravljanje radom bistabila na način da signal sa ulaza bude omogućen u nekim trenucima, a onemogućen u drugim. • Nešto složeniji sklop SR bistabila sa tri ulaza omogućava takvo upravljanje- jednostavnim dodavanjem dva I sklopa na ulaze SR bistabila kako pokazuje slika: SR bistabil Simbol sklopa Izvedba SR bistabila sa E ulazom II. Elektronički sklopovi

  14. Razinom okidani bistabili(SR bistabil sa E ulazom) • Ulaz E (Enable) koristi se za omogućavanje ili zabranu djelovanja ulaza na SR bistabil – ovo je dodatni “kontrolni” ulaz. • Kad je ulaz E = 0, S’i R’su u 0, bez obzira na stanja ulaza S i R(jer I vrata daju na svojim izlazima uvijek 0, bez obzira na stanje ulaza). SR bistabil II. Elektronički sklopovi

  15. Razinom okidani bistabili(SR bistabil sa E ulazom) • Zbog toga je bistabil u memorijskom modu rada, dakle za E=0 onemogućena je promjena stanja na izlazu. • No, kada je ulaz E = 1, izlazi I vrata “prate” ulaze (kao da I vrata niti ne postoje, tj. S’=S i R’=R) - stanja se postavljaju ovisno o ulazima S i R na već opisani način za SR bistabil.Drugim riječima, SR bistabil sa E ulazom se tada ponaša potpuno isto kao običan SR bistabil. SR bistabil II. Elektronički sklopovi

  16. Razinom okidani bistabili(D bistabil) Zabranjeno stanje SR bistabila (S = R = 1) izbjegava se zabranom postavljanja oba ulaza u 1. To se postiže D (Data) bistabilom koji je zapravo modificirani SR bistabilsa E ulazom. Jedina modifikacija je dodan inverter (NE vrata) na R ulazu. Inverter osigurava da se bit sa ulaza dovodi na S, R ulaze SR bistabila na način da su uvijek obrnuti (D=1→ S=1, R=0; D=0 →S=0, R=1): SR bistabil sa E ulazom S E R a) Jedna od mogućih izvedbi D bistabila; b) Simbol sklopa II. Elektronički sklopovi

  17. Razinom okidani bistabili(D bistabil) • D bistabil ima dva ulaza D i E. Za E = 1, izlaz Q postaje jednak trenutnoj vrijednosti D, a za E = 0, Q zadržava zadnju vrijednost koju je imao. Možemo reži da je, nakon E=0 zadnja vrijednost ulaza ostaje zapamćena na izlazu bistabila (Q) bez obzira na daljnje promjene ulaza. Nakon ovoga, bistabil “pamti” zadnju vrijednost sa ulaza (u ovom primjeru 1) i “ignorira” daljnje promjene na ulazu II. Elektronički sklopovi

  18. Razinom okidani bistabili(D bistabil) Na ovaj način zapravo nam je omogućeno pohranjivanje jednog bita informacije pa se D bistabili uglavnom koriste u grupama kako bi se pohranile čitave riječi Za primjer prikazan na slici izlazi Y0 – Y7 su identični ulazima X0 – X7 ukoliko je ulaz E = 1. Postavljanjem ulaza E u 0, izlazi su “zamrznuti” u stanjima kakva su bila u trenutku kada je E postavljen u 0, dakle pohranjuje se neka određena binarna vrijednost (u ovom primjeru 8 bitova tj. 1 byte). Trenutak kada se ulazi žele zapamtiti se bira promjenom E ulaza sa 1 na 0. Pohranjivanje 8-bitnog podatka s 8 D bistabila(8-bitni registar ili latch) II. Elektronički sklopovi

  19. Bridom okidani bistabili • Često puta se kod digitalnih sklopova pojavljuje potreba za sinkronizacijom rada većeg broja različitih sklopova i korisno je precizno upravljati trenucima kada sklop može mijenjati stanja. • Bridom okidani bistabili su sastavljeni od osnovnih razinom upravljanih bistabila, a upravljani su signalom takta kao ulaznim signalom. • Takt, CK (eng. ClocK, ponekad i CLK), je signal pravokutnog valnog oblika prikazan na slici: a) Signal takta; b) Pozitivni brid; c) Negativni brid II. Elektronički sklopovi

  20. Bridom okidani bistabili • Simbol SR bistabila okidanog pozitivnim bridom; • Simbol SR bistabila okidanog negativnim bridom(uočiti “kružić” na ulazu koji simbolizira inverziju ili logičku negaciju – u ovom slučaju inverzija se odnosi na CK ulaz, često se koristi i crta (“potez”) iznad naziva CK, kao za inverzno Q ) Uočiti da ulaz takta CK kod bridom okidanih bistabila efektivno zamjenjuje E ulaz razinom okidanih bistabila, jer mu je i temeljna funkcija ista – da kontrolira kada bistabil uopće može “reagirati” na ulaze II. Elektronički sklopovi

  21. Bridom okidani bistabili • Bridom okinuti bistabil uzima uzorke signala s ulaza samo na bridovima signala takta i izlazi se mijenjaju samo kao rezultat pojave brida signala takta. • Bridom okidan SR bistabil razlikuje se od razinom okidanog SR bistabila po tome što ulazi djeluju na ovaj sklop samo za vrijeme pozitivnog, odnosno negativnog brida takta (ovisno o vrsti sklopa)–> kod razinom okidanog bistabila postoji određeni vremenski “prozor” u kojem se ulaz može promijeniti (npr. zbog smetnje koja nepredvidljivo mijenja razinu napona) i time dovesti do neočekivanih stanja. Što je vremenski prozor uži, manja je mogućnost da se ovo dogodi. Ako se izlaz postavlja samo za vrijeme brida, ovaj vremenski prozor je minimalno moguć, pa je samim tim mogućnost neočekivanog stanja minimalna - može se smatrati da sklop reagira samo u jednom trenutku (za vrijeme brida), a ne u vremenskom intervalu. Dodatno, često želimo da se izlazi mijenjaju samo u trenutku kad se ulazi žele zapamtiti (a ostatak vremena ostaju nepromijenjeni, bez obzira na ulaze). Kod razinom okidanih bistabila, izlazi se mogu mijenjati sa ulazima tijekom čitavog trajanja prije spomenutog vremenskog “prozora” (npr. sve dok je E=1), što može biti problem za sklop koji je spojen na izlaz bistabila. II. Elektronički sklopovi

  22. Bridom okidani bistabili(SR bistabil okidan pozitivnim bridom) SR bistabil okidan pozitivnim bridom (tzv. “master-slave” sklop): a) Sklop; b) Tablica istinitosti II. Elektronički sklopovi

  23. Bridom okidani bistabili(SR bistabil okidan pozitivnim bridom) “master” “slave” Dok CK=0, E ulaz prvog bistabila (master) je 1 – izlazi (Q, Q’) master-a “prate” stanje na ulazu (S,R). No drugi bistabil (slave) ima E=0 (ulazi su mu “isključeni”), pa “ignorira” promjene na svom ulazu (na izlazu ostaje zadnje zapamćeno stanje). U trenutku kad CK prijeđe iz 0 u 1 (pozitivan brid) , prvo se slave “uključi” (jer mu je sada E=1)i zapamti vrijednosti na svom ulazu (tj. zadnju vrijednost na izlazu master-a). Odmah nakon ovoga (jer postoji (vrlo) malo kašnjenje propagacije signala kroz inverter) E ulaz od mastera se postavi u 0, te se master “isključuje” od ulaza. Nakon ovoga bilo kakve daljnje promjene stanja na ulazu master ignorira. II. Elektronički sklopovi

  24. Bridom okidani bistabili(SR bistabil okidan pozitivnim bridom) “master” “slave” Ako CK ostaje u 1, svaka daljnja promjena na ulazu (S,R) ignorirana je od strane master-a (jer mu je E=0) → izlaz master-a se ne mijenja → ulaz slave-a se ne mijenja → izlaz slave-a se ne mijenja (iako mu je E=1, tj. iako je “uključen”) Kada CK prijeđe iz 1 nazad u 0 (negativni brid), slave se opet “isključuje”, a odmah nakon ovoga master se “uključuje” i počinje pratiti ulaze. No, ovo nema efekta na slave-a, jer je “isključen” (ima E=0). Rezultat – izlaz ostaje i dalje nepromijenjen. KRAJNJI REZULTAT: IZLAZI SE MIJENJAJU JEDINO U TRENUTKU POZITIVNOG BRIDA! II. Elektronički sklopovi

  25. Bridom okidani bistabili(SR bistabil okidan pozitivnim bridom) Izlaz Q se (zavisno o stanja ulaza) mijenja samo u trenutku pozitivnog brida ulaza takta CK. U svim ostalim trenutcima bistabil je “slijep” za stanja ulaza! Vremenski dijagram SR bistabila okidanog pozitivnim bridom II. Elektronički sklopovi

  26. Bridom okidani bistabili(D bistabil okidan pozitivnim bridom) D bistabil okidan pozitivnim bridom: a) Simbol; b) Nadomjesna shema; c) Tablica istinitosti II. Elektronički sklopovi

  27. Bridom okidani bistabili Izlaz Q “prati” stanje ulaza D samo u trenutku pozitivnog brida ulaza takta CK. U svim ostalim trenutcima bistabil “ignorira” stanje na ulazu D i Q se ne mijenja, bez obzira na D! Uočiti također da izlazni signal Q ima isti oblik kao ulazni D, samo što je “pomjeren” u desno (koliko - zavisi frekvenciji takta), tj. izlazni signal oponaša ulazni, ali sa kašnjenjem, pa se D bistabil ponekad naziva i Delay (kašnjenje) bistabil Vremenski dijagram D bistabila okidanog pozitivnim bridom II. Elektronički sklopovi

  28. Bridom okidani bistabili(JK bistabil) Već navedeni nedostatak SR bistabila zbog zabranjenog stanja koje nastupa kada su oba ulaza u 1 (S = 1, R = 1) osim korištenja D bistabila može se izbjeći i korištenjem JK bistabila(nazvan po inicijalima njegovog izumitelja Jack Kilby-a). Ponovimo: kod SR bistabila, imamo tri definirana stanja ulaza i izlaza: - Nema promjene; Q = Qn-1ako su oba ulaza jednaka 0 - RESET (briši); Q = 0 ako je S = 0, R = 1 - SET (postavi); Q = 1 ako je S = 1, R = 0 - No i ZABRANJENO stanje ulaza (S=1, R=1). II. Elektronički sklopovi

  29. Bridom okidani bistabili • Zabranjeno stanje JK bistabil nema, već umjesto njega ima stanje prebacivanja (TOGGLE). Ovo je jedan od najčešće korištenih bistabila. • Dakle, ako su oba ulaza u 1, onda izlazi jednostavno mijenjaju stanje. !!! Simbol (a) i tablica istine (b) bistabila okidanog negativnim bridom II. Elektronički sklopovi

  30. Bridom okidani bistabili(T bistabil) JK bistabil može se iskoristiti za realizaciju drugih bistabila kao što su SR, D i T (Toggle) bridom okidani bistabili. Značajke T bistabila: • J i K ulazi JK bistabila su spojeni kako bi dobili samo jedan ulaz kojeg označavamo sa T (eng. Toggle - prebaci). • Ako je ulaz T u 0, sklop je u memorijskom modu i zadržava trenutno stanje. Ako je ulaz T = 1, oba ulaza J i K su jednaka 1 i sklop mijenja stanje svakim taktom. • Često se koristi kao djelilo frekvencije (takt frekvencije f na ulazu pretvara u takt frekvencije f/2 na izlazu) T bistabil okidan pozitivnim bridom: a) Izvedba pomoću JK bistabila; b) Tablica istinitosti II. Elektronički sklopovi

More Related