[ Arquitectura de Computadores ] SISTEMAS DIGITALES

1 / 41

# [ Arquitectura de Computadores ] SISTEMAS DIGITALES - PowerPoint PPT Presentation

[ Arquitectura de Computadores ] SISTEMAS DIGITALES. IIC 2342 Semestre 2004-2 Domingo Mery. Präsentation. D.Mery 1 Arquitectura de Computadores. 2.1. Álgebra Booleana.

I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.

## [ Arquitectura de Computadores ] SISTEMAS DIGITALES

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.

- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
[ Arquitectura de Computadores ]SISTEMAS DIGITALES

IIC 2342

Semestre 2004-2

Domingo Mery

Präsentation

D.Mery 1 Arquitectura de Computadores

2.1. Álgebra Booleana

• 2.2 Circuitos combinacionales
• 2.3. Circuitos aritméticos
• 2.4. Circuitos sincrónicos
• 2.5. Memorias
[ Índice ]

D.Mery 2 Arquitectura de Computadores

Präsentation

2.1. Álgebra Booleana

• 2.2 Circuitos combinacionales
• 2.3. Circuitos aritméticos
• 2.4. Circuitos sincrónicos
• 2.5. Memorias
[ Índice ]

D.Mery 3 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

dec

Regla 1: 0 + 0 = 0

Regla 2: 0 + 1 = 1

Regla 3: 1 + 0 = 1

Regla 4: 1 + 1 = 2

D.Mery 4 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

dec bin

Regla 1: 0 + 0 = 0 0 0

Regla 2: 0 + 1 = 1 0 1

Regla 3: 1 + 0 = 1 0 1

Regla 4: 1 + 1 = 2 1 0

D.Mery 5 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

A + B dec bin

Regla 1: 0 + 0 = 0 0 0

Regla 2: 0 + 1 = 1 0 1

Regla 3: 1 + 0 = 1 0 1

Regla 4: 1 + 1 = 2 1 0

suma

acarreo

D.Mery 6 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Suma de dos bits:

¿Cómo sería el circuito combinacional de suma y acarreo?

D.Mery 7 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Suma de dos bits:

A

suma

B

acarreo

D.Mery 8 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Suma de dos bits:

A

suma ()

B

acarreo (As)

D.Mery 9 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Suma de dos bits:

A

Half

B

As

D.Mery 10 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

¿Cómo se suman números de dos bits?

Ej:

1 1

+ 1 1

___________________

D.Mery 11 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

¿Cómo se suman números de dos bits?

Ej:

1

1 1

+ 1 1

___________________

0

D.Mery 12 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

¿Cómo se suman números de dos bits?

Ej:

1 1

1 1

+ 1 1

___________________

1 0

D.Mery 13 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

¿Cómo se suman números de dos bits?

Ej:

1 1

1 1

+ 1 1

___________________

1 1 0

D.Mery 14 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

¿Cómo se suman números de dos bits?

Ej:

1 1

1 1

+ 1 1

___________________

1 1 0

Se necesita un Full Adder que considere el acarreo.

Ae

A

As

B

D.Mery 15 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Ae

A

Half

B

As

A

Half

As

As

B

D.Mery 16 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Suma de dos bits con acarreo:

Ae

Full

A

B

As

D.Mery 17 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

Ae

A

Full

Half

A

B

B

As

As

[ Sistemas Digitales ]

Ejercicio: diseñar un sumador de cuatro bits

usando half y/o full adders.

A4 A3 A2 A1

+

B4 B3 B2 B1

C5 C4 C3 C2 C1

D.Mery 18 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

A1

C1

sumador de cuatro bits

HA

B1

As

Ae

C2

A4 A3 A2 A1

A2

FA

B2

+

As

B4 B3 B2 B1

C5 C4 C3 C2 C1

Ae

C3

A3

FA

B3

As

Ae

C4

A4

FA

B4

As

C5

D.Mery 19 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

sumador de cuatro bits

A4 A3 A2 A1

+

B4 B3 B2 B1

Especificaciones técnicas

C5 C4 C3 C2 C1

D.Mery 20 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

SUSTRACCIÓN BINARIA:

Para restar dos números binarios se utiliza

el complemento a 2.

El complemento a 2 de un número binario es

su complemento + 1.

Ej: 0010 1011

1101 0100

+ 1

1101 0101

Complemento a 2

D.Mery 21 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]

Ejercicio: diseñar un circuito combinacional que calcule

el complemento a 2 de un número de 8 bits.

D.Mery 22 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]
• SUSTRACCIÓN BINARIA:
• Para calcular la resta binaria C = A-B
• se calcula: B’ = complemento a 2 de B.
• se calcula: C = A+B’.

D.Mery 23 Arquitectura de Computadores

Präsentation

Circuitos aritméticos

[ Sistemas Digitales ]
• SUSTRACCIÓN BINARIA:
• Para calcular la resta binaria C = A-B
• se calcula: B’ = complemento a 2 de B.
• se calcula: C = A+B’.
• Ejemplo: 57 – 34:
• 57: 0011 1001 (A)
• 34: 0010 0010 (B)
• not 1101 1101 not(B)
• +1 1101 1110 B’
• 10001 0111 A+B’ => 0001 0111 = 23dec

D.Mery 24 Arquitectura de Computadores

Präsentation

2.1. Álgebra Booleana

• 2.2 Circuitos combinacionales
• 2.3. Circuitos aritméticos
• 2.4. Circuitos sincrónicos
• 2.5. Memorias
[ Índice ]

D.Mery 25 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Los circuitos sincrónicos funcionan sobre la base del tiempo.

Es decir, las salidas dependen no sólo de las entradas.

Sino del estado en que estaban las salidas y del tiempo.

D.Mery 26 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop RS

S

Q

Q

R

D.Mery 27 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop RS

S

Q

Q

R

D.Mery 28 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop RS

S

Q

Q

R

D.Mery 29 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop RS

set

S

Q

FF

Q

R

reset

D.Mery 30 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Ejercicio: Encontrar Q para las

señales R, S dadas

S

1 0 1 0 1 1 1 1 1 0

R

0 0 1 1 1 0 1 0 1 1

S

Q

Q

FF

Q

R

t

D.Mery 31 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Ejercicio: Encontrar Q para las

señales R, S dadas

S

1 0 1 0 1 1 1 1 1 0

R

0 0 1 1 1 0 1 0 1 1

S

Q

Q

0 1 1 1 1 0 0 0 0 1

FF

Q

R

t

D.Mery 32 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop RS síncrono

Q

S

CK

Q

R

D.Mery 33 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop RS síncrono

set

S

Q

clock

FF

CK

Q

R

reset

D.Mery 34 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Ejercicio: Encontrar Q para las

señales R, S dadas usando

FF RS síncrono

CK

S

S

R

Q

FF

CK

Q

Q

R

t

D.Mery 35 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Ejercicio: Encontrar Q para las

señales R, S dadas usando

FF RS síncrono

CK

S

S

R

Q

FF

CK

Q

Q

R

t

D.Mery 36 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop D

D

data

S

Q

clock

FF

CK

Q

R

Sin clock la salida no cambia

D.Mery 37 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop D

PR

data

D

Q

clock

CK

Q

CLR

Especificaciones técnicas

D.Mery 38 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Flip-flop JK

data

J

Q

clock

CK

Q

K

Especificaciones técnicas

D.Mery 39 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Contador de 4 bits basado en Flip-Flop JK

1

1

1

1

Q

Q

Q

Q

J

J

J

J

CK

CK

CK

CK

K

K

K

K

1

1

1

1

LSB

MSB

D.Mery 40 Arquitectura de Computadores

Präsentation

Circuitos sincrónicos

[ Sistemas Digitales ]

Registro de corrimiento basado en Flip-Flops D

data

Q

Q

Q

Q

D

D

D

D

CK

CK

CK

CK

D.Mery 41 Arquitectura de Computadores

Präsentation