Download
1 / 21
240 likes | 616 Views
Amirkabir University of Technology Computer Engineering & Information Technology Department. مراحل ساخت. دکتر سعید شیری. مراحل ساخت. مراحل ساخت خانواده های مختلف گیت های منطقی متفاوت است. در اینجا مراحل ساخت CMOS بعنوان نمونه توضیح داده میشود. ماده اولیه ساخت مدارات مجتمع سیلیکون
E N D
Amirkabir University of TechnologyComputer Engineering & Information Technology Department مراحل ساخت دکتر سعید شیری
مراحل ساخت • مراحل ساخت خانواده های مختلف گیت های منطقی متفاوت است. در اینجا مراحل ساخت CMOS بعنوان نمونه توضیح داده میشود. • ماده اولیه ساخت مدارات مجتمع سیلیکون خالص است که بصورت تک کریستالی رشد داده میشود. استوانه حاصل گاهی تا 100 کیلوگرم وزن دارد. این استوانه به ورقه های نازکی بریده میشود که ویفر نامیده میشوند. قطر ویفرها 200 تا 300 میلیمتر و ضخامت آنها 1 میلیمتراست.
مراحل ساخت CMOS • ویفر سیلیکونی با افزودن ناخالصی به ویفر نوع P تغییر داده میشود. اینکار به روشهای مختلفی انجام میشود: ion implantation or solid-statediffusion, oxidation • در مراحل مختلف ساخت، لایه های مختلفی نظیر عایقها، پلی سیلیکون و سیمها بر روی ویفر نشانده میشوند. • طرح های لازم برای ساخت قسمت های مختلف ترانزیستور و یا سیمها از طریق فرایندی با نام فتو لیتوگرافی تولید میشوند. • مراحل اصلی ا فرایند ساخت مدارات مجتمع را میتوان بصورت زیر عنوان نمود: • Ion Implantation (Diffusion) • Oxidation • Thin Film Deposition (Polysilicon, Metal, Silicon Dioxide, Silicon Nitride) • Etching • Pattern Transfer by Photolithography
مراحل ساخت CMOS • برای ساخت یک گیت CMOS باید هر دو نوع ترانزیستور NMOS و PMOS بر روی یک ویفر ساخته شوند. از اینرو اگر برای مثال از ویفر p استفاده شود، ترانزیستور NMOS بر روی ویفر و ترانزیستور PMOS در ناحیه ای ساخته میشود که N-well نامیده میشود. • N-well با افزودن ناخالصی متضاد در بخشی از ویفر ساخته میشود.
CMOS Process A Not to scale!
فرایندهای ساخت ترانزیستور Photolithography • در مراحل مختلف ساخت مدارات مجتمع لازم است تا قسمتهائی از سطح ویفر توسط یک ماسک نوری پوشانده شود تا یک فرایند خاص روی قسمت های پوشیده نشده انجام شود. • تکنیک ایجاد این ماسک را فتولیتوگرافی مینامند.
مراحل مختلف فتولیتوگرافی • Oxidation layering یک لایه عایق را روی ویفر قرار میدهند. برای اینکار از اکسیژن فوق خالص و هیدروژن در دمای 1000 درجه استفاده میشود. • Photoresist coating در حالیکه ویفر چرخانده میشود یک پلیمر حساس به نور با ضخامت 1 mm روی آن قرار داده میشود. در حالت عادی این پلیمر قابل حل شدن در یک حلال است اما در اثر تماس با نور سفت شده و غیر قابل حل میشود ( پلیمرهائی با عکس این خاصیت نیز استفاده میشوند). • Stepper exposure یک ماسک شیشه ای که بر روی آن طرح مورد نظر ایجاد شده است بر روی ویفر قرار داده میشود. ماسک در جاهائی که برای فرایند در نظر گرفته شده اند تیره است. بعد از قرار دادن ماسک نور ماورا بنفش بر روی ویفر تابانیده میشود تا پلیمر موجود بر روی ویفر درجاهائی که نور از آنها عبور میکند سفت و غیر قابل حل شود. • Photoresist development and bake یک ماده حلال بر روی ویفر ریخته میشود تا پلیمر سفت نشده را حل کرده و بشوید. سپس ویفر حرارت داده میشود تا پلیمر سفت شده پخته شود. • Acid Etching با استفاده از اسید قسمت هائی از ویفر که روی آن با فتورزیست پوشانیده نشده است خورده میشود. • Spin, rinse, and dry با استفاده از یک ابزار خاص (SRD) باقیمانده ذرات مراحل قبل با دقت های میکروسکپی از روی ویفر پاک میشود. حتی باقیماندن یک ذره 1um هم میتواند به ویفر آسیب برساند. این کار در یک اتاق فوق تمیز با دستگاههای روباتیکی انجام میشود. • Various process steps فرایندهای مختلف نظیر ion implantation, plasma etching, or metal deposition روی ویفر انجام میشود. • Photoresist removal (or ashing) با استفاده از یک پلاسمای با حرارت بالا ماده فتورزیست از روی ویفر پاک میشود.
تغییر نوع نیمه هادی در مراحل زیادی از ساخت یک نیمه هادی لازم است تا نوع ناخالصی نیمه هادی در برخی از ناحیه ها تغییر نماید (مثل ساختن ناحیه های سورس و درین). این عمل با دو روش انجام میشود: • diffusion در این روش رویفر در یک کوره داغ قرار داده شده و گاز حاوی ناخالصی در دماهای 900 تا 1100 درجه به داخل محفظه فرستاده میشود تا در داخل نیمه هادی نفوذ نماید. وجود SIO2 در بخشهای دیگر ویفر باعث میشود تا گاز فقط در نواحی دلخواه نوع نیمه هادی را تغییر دهد. معمولا غلظت نیمه هادی نوع جدید در سطح ویفر بیشتر خواهد بود. • ion implantation در این روش ناخالصی بصورت اشعه ای از یونهای خالص به سطح ویفر تابانیده میشود. با تنظیم شتاب یونها و همچنین زمان تابش آن بر روی ویفر میتوان عمق نفوذ و غلظت ناخالصی ایجاد شده را تعیین نمود. بعلت اینکه در روش کاشت یون امکان کنترل بهتری برای عمق نفوذ و غلظت نیمه هادی وجود دارد تکنیکهای مدرن عمدتا از این روش استفاه میکنند. این روش ممکن است باعث خسارت به ساختار شبکه ماده پایه ویفر شود که برای جلوگیری کردن از آن ویفر 15 تا 30 دفعه تا 1000 درجه گرم میشود وسپس به آهستگی آنرا خنک میکنند.
لایه نشانی در فرایند ساخت CMOSلایه های مختلفی بر روی ویفر قرار داده میشود که از تکنیکهای مختلفی برای ساخت آن استفاده میشود. • لایه silicon nitride این لایه یعنوان یک لایه عایق مورد استفاده قرار میگیرد. این لایه با فرایندی با نام chemical vapor deposition or CVD که در آن یک واکنش گازی با 850 درجه حرارت مورد استفاده قرار میگیرد. • لایه Polysilicon این لایه با یک فرایند شیمیائی ایجاد میشود. ویفری که با SIO2 پوشانده شده است را تا 650 درجه گرم میکنند و گاز silane را از روی آن عبور میدهند تا یک لایه هادی را بر روی ویفر بنشانند. برای افزایش هدایت این لایه یک مرحله کاشت نیز به آن افزوده میشود. • لایه آلومینیم از این لایه برای متصل کردن ترانزیستور ها به بکدبگراستفاده میشود. این لایه با فرایندی با نام sputtering که در آن آلومینیم در خلاء بخار شده و برروی ویفر نشانده میشود.
Planarization • نشاندن لایه های مختلف بر روی ویفر باعث ایجاد ناهمواریهائی در سطح آن میشود. از اینرو قبل از ایجاد یک لایه جدید، سطح ویفر توسط فرایندی صاف میشود که به این فرایند Planarization می گویند. • این عمل با فرایند (CMP)chemical-mechanical planarization انجام میشود که در آن محلول خورنده ای نظیر اکسید آلومینیم بر روی ویفر عبور داده میشود تا سطح آنرا صاف نماید.
فرایند ساده شده ساخت CMOS • این فرایند با تعریف ناحیه فعال شروع میشود. این ناحه محلی است که ترانزیستورها در آن ساخته میشوند. • سایر نواحی ویفر با عایق SIO2 پوشانده میشود. این عایق ترانزیستورهای مجاور را از هم جدا میکند. بعضا برای جدا کردن دو ترانزیشتور مجاور از دیود با بایاس معکوس هم استفاده میشود. • برای ایجاد ترانزیستور با ناخالصی متضاد یک n-well و یا p-well بر روی ویفر ایجاد میشود. • ناحیه های سورس و درین با روش نفوذ و یا کاشت ایجاد میشوند. • این دو ناحیه با یک لایه عایقصخیم به نام gate oxide از هم جدا میشوند. • برای اتصال گیت از یک لایه هادی که روی لایه عایق پوشانده میشود.
