第 5 章触发器

《数字电子技术基础》 第5章触发器触发器（Flip-Flop）具有记忆功能、存储一位二值信息的基本单元电路。触发器具有两个稳定状态，外加触发信号时，电路可以由一个稳定状态转换为另一个稳定状态；没有外触发信号，触发器的状态保持不变。根据电路结构和触发方式可分为：基本RS触发器同步触发器主从触发器边沿触发器按照触发器逻辑功能的不同可分为 RS触发器 D触发器 JK触发器 T触发器

5.2 基本RS触发器 基本RS触发器是构成各种触发器的基本部件（RS锁存器） • vI1 =0,vI2 =1,从vO2端反馈到G1门的输入，vI1 =0消失了，由于vO2的反馈，vO1和vO2的状态能保持，反馈电路具有记忆功能。 • =0， =1 ， =1，Qn+1 =0，触发器置0。如果 =0消失，由于Q端的反馈，电路仍为0状态。 • =1， =0， =0，Qn+1 =1，触发器置1。如果 =0 消失，由于端的反馈，电路仍为1状态。置位端（Set）置1输入端， • 复位端（Reset）置0输入端，低电平有效输入信号 • 输出端，Q=1、 =0为触发器的1状态， • Q=0、 =1为触发器的0状态。 • 输入信号作用前的状态为现态，Qn表示， • 输入信号作用后的状态为次态，Qn+1表示。

=1， =1，触发器状态不变，即Qn+1=Qn，触发器保持。 • =0， =0，两个与非门输出都为1，破坏了触发器的互补输出关系，当、同时0→1，门的延迟时间不同，触发器的新状态不确定， Qn+1 =×， • 不允许出现输入信号同时为0， • 约束条件 + =1 • 基本RS触发器的逻辑符号，输入端的小圆圈表示低电平置0或置1，低电平有效。

基本RS触发器也可以用两个或非门构成

5.2.2 基本RS触发器逻辑功能特性 1．特性表描述它们之间逻辑关系的真值表称为触发器的特性表。 2．特性方程 3．状态转换图两个圆圈表示触发器的两个稳定状态，箭头表示状态转换的方向，箭头旁的标注为转换条件。

4．波形图 工作波形时序图基本RS触发器的输入信号变化，都能直接改变输出的状态。基本RS触发器称为直接置位、复位触发器。

5.3 同步触发器 • 要求触发器的翻转时刻受时钟脉冲CLK（Clock）的控制，翻转的新状态由输入信号决定。 5.3.1 同步RS触发器 1．电路结构与工作原理基本RS触发器加引导电路G3、G4与非门，同步RS触发器， R、S为高电平置0和置1端，CLK为时钟输入端。 CLK=0，G3、G4门被封锁，G1、G2门的两个输入端都为高电平，触发器状态维持不变，Qn+1=Qn。 CLK=1，G3、G4门打开，G1、G2的两个输入端和的状态为R、S状态取反，输出和Q跟随输入R、S的变化翻转。同步RS触发器的逻辑符号 C1表示时钟CLK在控制信号中编号为1，受C1控制的输入信号表示1S和1R。 R、S高电平置位，CLK高电平有效

2．逻辑功能特性 （1）特性表 CLK=1的特性表（2）特性方程同步RS触发器的特性方程约束条件RS=0，R与S不能同时为1。（3）状态转换图 CLK=1时，同步RS触发器的状态转换由R和S的输入状态决定。（4）波形图

（5）异步置位端 • 具有异步置位端的RS触发器特性表 • 在CLK之前将触发器预先置成指定的状态，同步RS触发器电路设置异步置位端和异步复位端　　。 • =0， =1触发器置1， =1， =0，触发器置0 • 不受时钟信号CLK和输入信号的控制。 • 触发器在CLK信号控制下正常工作时　和　为高电平。 • 将触发器异步置位或复位应当在CLK=0的状态下进行，否则在或返回高电平以后预置的状态不一定能保存下来。

5.3.2 同步D触发器 1．电路结构与工作原理 • 同步RS触发器的S端改为D端，D取反为R端，构成同步D触发器。 • CLK=0，G3、G4门被封锁，触发器状态维持不变。 • CLK=1，G3、G4门解除封锁，接收D输入信号。 • D=0，Q=0， =1，触发器状态被置0； • D=1，Q=1， =0，触发器状态被置1。 2．逻辑功能特性 • （1）特性表 • （2）特性方程 Qn+1=D • D触发器称为锁存器、延迟触发器。 • （3）状态转移图 • 逻辑符号

5.3.3 同步JK触发器 1．电路结构与工作原理 • 同步RS触发器的R、S输入改为，。代入约束条件由于Q和互补，无论JK输入如何取值，不可能出S=R=1，解决约束问题 CLK=0，G3、G4被封锁， =1， =1，触发器维持原状态不变。 CLK=1，G3、G4解除封锁，状态转移。 2．逻辑功能特性（1）特性表（2）特性方程 CLK=1，代入基本RS触发器方程（3）状态转换图

5.3.4 同步T触发器 • 将同步JK触发器的输入端连接，令J=K=T，可以构成同步T触发器。 • T=1时，在CLK作用下，触发器的输出状态，发生一次翻转。连续的时钟CLK，使触发器状态处于计数状态。 • T=1时的T触发器称为触发器。 • 对同步触发器的分析可知 • 当CLK=0时，触发器状态保持不变； • CLK=1、脉冲宽度较宽时，如果输入信号的状态发生多次变化，触发器将可能出现连续的多次翻转。这就降低了触发器的抗干扰能力。

5.4 主从触发器 • 同步触发器在时钟电平期间会产生多次翻转现象。改进方法采用主从结构式的触发器。 • 5.4.1 主从RS触发器 • 1．电路结构与工作原理 • 主从RS触发器的电路由两个同步RS触发器串接构成，主触发器的时钟为CLK，从触发器的时钟为 • CLK=1，主触发器工作，接收R和S端的输入信号，从触发器被封锁，Q和保持原状态不变。 • CLK由1变为0时刻，主触发器被封锁，输入R、S不再影响主触发器的状态。 =1，从触发器跟随主触发器状态翻转。 • CLK=0，主触发器被封锁，从触发器的状态不再改变 • 主从RS触发器的翻转在CLK由1变0时刻（CLK下降沿），一个CLK信号期间，触发器状态只发生一次改变，不会有空翻现象。

2．逻辑功能特性 • 主从RS触发器和同步RS触发器的功能相同，工作时序不同。主从RS触发器在CLK下降沿时刻根据CLK = 1期间S，R的状态改变。 • 逻辑符号的延迟输出符号“┓”，表示从触发器输出状态的变化滞后于主触发器接收R、S信号的时刻。 • 在CLK=1期间，主触发器的状态仍会随S、R状态的变化而变化，要求触发器的输入信号在CLK=1期间保持不变。 • 约束条件RS=0成立，主从RS触发器仍有“不定”状态。 • 主从RS触发器波形

5.4.2 主从JK触发器 • 1．电路结构与工作原理 • 主从RS触发器的S=R=1时状态不确定，将主从RS触发器的Q端和端交叉反馈到输入端，构成主从JK触发器 • CLK=1， =0，主触发器的状态随J、K和Qn 翻转；从触发器被封锁，输出状态保持不变。 • CLK↓，CLK=0、 =1，主触发器被封锁，从触发器跟随主触发器的状态改变输出状态。 • CLK=0， =1，主触发器被封锁，输出保持不变；从触发器的状态也保持不变。 • 主从JK触发器的输出状态只改变一次，在CLK下降沿时刻翻转。 • 主从JK触发器和同步JK触发器的功能相同。

触发器输出状态的改变发生在CLK信号的下降沿，而且即使在CLK=1时，触发器的次态也是确定的。

2．主从JK触发器的一次翻转现象 • 主触发器是同步RS触发器，R=KQn， CLK=0， • CLK=1,主触发器状态方程 • CLK=1期间，如果输入J、K变化，状态发生了一次翻转，，主触发器状态方程 • 在CLK = 1期间主触发器发生了一次翻转，由于从触发器被封锁，状态没有改变，主触发器状态就不会再随输入信号J、K的变化而发生多次变化，从触发器在时钟下降沿跟随主触发器的状态翻转。 • 主从JK触发器的一次翻转现象，不符合JK触发器的特性方程，必须保证主从JK触发器的输入信号在CLK=1期间不发生多次变化。

5.5 边沿触发器 • 边沿触发器仅在时钟CLK的上升沿或下降沿时刻才接收输入信号，克服空翻现象和一次翻转问题，提高抗干扰能力，工作更可靠。 5.5.1 维持-阻塞D触发器 • 1．电路结构与工作原理 • 维持-阻塞D触发器，G1、G2门构成基本RS触发器，G3～G6门组成维持-阻塞电路。 • CLK=0，，Q不变。 • D=0，，B=D=0，D存入G5、G6门需要两个与非门的延迟时间2tpd，称为建立时间。 • CLK由0↗1 • CLK=1，反馈到G5门，维持输入信号D=0，阻塞D变为1。变化为0需要1tpd，称为保持时间。 • D=1，CLK=0，A=0，B=1，2tpd的延迟时间，输入信号D存入G5、G6门。 • CLK由0 ↗1， • CLK = 1时，反馈到G6门，维持D=1；反馈到G3门，阻塞D变为0。电路称为维持-阻塞D触发器，Qn+1=D

维持-阻塞D触发器在CLK上升沿之前需要2tpd的建立时间；在CLK上升沿时刻翻转，需要1tpd保持时间，输入信号被封锁，输出Q不再发生变化。维持-阻塞D触发器在CLK上升沿之前需要2tpd的建立时间；在CLK上升沿时刻翻转，需要1tpd保持时间，输入信号被封锁，输出Q不再发生变化。 • 维持-阻塞D触发器逻辑符号 • 具有异步置1、置0端的维持-阻塞D触发器 • 当 =0、 =1时，封锁G5、G4、G1门使A=1、 Q=0。异步置0。 • 当 =1、 =0时，封锁G6和G2门使B=1，如果CLK=1， • Q=1异步置1。 • 当触发器正常工作时，需令 = = 1。 • 具有异步置1、置0端的维持-阻塞D触发器逻辑符号

2．逻辑功能描述 • 维持阻塞D触发器的功能与同步D触发器相同。 • 具有异步置数端的维持-阻塞D触发器的特性表。 • 维持-阻塞D触发器的工作波形

5.5.2 边沿JK触发器 • 1．电路结构与工作原理 • 边沿JK触发器的G1～G6门构成基本RS触发器,两个输入信号引导门G7、G8。制作时保证G7、G8的延迟时间大于G1～G6门的传输延迟时间。 • 设触发器初态为Q=0、 =1。 • CLK=0时，M=N=1，基本RS触发器保持； • CLK由0↗1，门G2、G6首先被解除封锁，基本RS触发器通过门G2、G6保持原状态不变。推导 • 在稳定的CLK=0及CLK=1期间， • 触发器状态都维持不变， • 触发器处于一种“自锁”状态。

CLK↓=0，使G2和G6门为0；由于G7、G8门的延迟时间长，在M、N变为1以前，维持CLK下降沿前的值，CLK↓=0，使G2和G6门为0；由于G7、G8门的延迟时间长，在M、N变为1以前，维持CLK下降沿前的值， • M= ，N= ，代入基本RS触发器特征方程 • 在CLK下降沿时刻，触发器接收了输入信号J、K，按照JK触发器的特征规律变化。 • 在CLK=1时，J、K信号存入输入G7、G8门，没有进入基本RS触发器。 • 在CLK↓=0时刻，由于G7、G8门对信号的延迟，在CLK下降沿之前进入与非门的J、K信号仍起作用，触发器解除“自锁”，J、K信号可以输入触发器，引起状态改变。 • 边沿触发器的触发时刻，触发沿前的输入信号起作用。

边沿JK触发器要求输入信号在CLK下降沿之前1tpd保持不变，在CLK=0和CLK=1期间，J、K信号的任何变化都不会影响输出。这种触发器比维持-阻塞式触发器具有更强的抗干扰能力。边沿JK触发器要求输入信号在CLK下降沿之前1tpd保持不变，在CLK=0和CLK=1期间，J、K信号的任何变化都不会影响输出。这种触发器比维持-阻塞式触发器具有更强的抗干扰能力。 • 逻辑符号中，CLK输入端的“>”符号表示触发器是利用时钟脉冲的边沿进行动作的，小圆圈表示时钟脉冲的下降沿触发。 2．逻辑功能描述 • 边沿JK触发器的功能与主从JK触发器相同。 • 边沿JK触发器的特性表 • 波形图

5.5.3 边沿触发器的动态特性 • 动态特性是指对输入信号、时钟信号及输出信号之间关系的要求。维持-阻塞边沿D触发器动态参数 • 1．建立时间tset • CLK=0，输入D经过1tpd的时间到G5门输出，到G6门输出要2tpd，输入信号D的建立时间tset。 • 2．保持时间th • CLK=1，保证D触发器G5和G6门输出不变，输入信号D要保持。D=0，CLK↑时刻，G3门输出的0电平到达G5门输入，D=0状态才允许改变。D的保持时间为

3．传输延迟时间tPHL和tPLH • 传输延迟时间：从CLK触发沿到开始，到输出端Q、完成状态改变的时间，Q端由高电平变为低电平的传输延迟时间为， • Q端由由低电平变为高电平的传输延迟时间为。 • 输出传输延迟时间 • 4．最高时钟频率 • CLK的最高频率触发器动作需要时间延迟，对CLK最高工作频率限制。维持-阻塞D时钟CLK的高电平持续时间>tPHL，CLK低电平的持续时间应大于门G3的传输延迟时间和tset，

5.5.4 触发器功能的类型转换 • JK触发器和D触发器与其他类型的触发器之间的转换 • 1．JK触发器转换成D触发器 • 将D触发器特性方程与JK触发器比较。 • 写出JK触发器的驱动方程， J=D，K= • 画出将JK触发器转换成D触发器的逻辑电路 • 2．D触发器转换成JK触发器 • 将D触发器和JK触发器的特性方程比较 • 3．D触发器转换为T触发器 • 与构成JK触发器的方法相同， • 令T=1，得到触发器的电路

第五章小结电路结构与逻辑功能 1．功能分类 2. 时钟触发方式基本R-S锁存器无时钟同步触发器电平平顶触发，CP=1期间Q随输入信号变化， CP=0，Q保持主从触发器下降沿触发（前沿准备CP=1期间，Q主变化，后沿时刻翻转）维持-阻塞触发器上升沿触发，Q随上升沿之前信号变化边沿触发器分为前沿、后沿触发，触发沿时刻的输入信号决定Qn+1的状态。

例题：画出带异步置位端主从J-K触发器的输出波形：例题：画出带异步置位端主从J-K触发器的输出波形：

D1、D2相与

各触发器的初始状态都为0，画出输出波形 Q2n+1=Q2主从 Q5n+1=Q5前沿 Q6n+1=0前沿 Q9n+1=1前沿边沿 Q11n+1=Q11边沿后沿 Q12n+1=1后沿边沿

初态为0 主从 Q2n+1=Q2主从边沿后沿触发前沿 Q5n+1=Q5前沿 Q6n+1=0前沿前沿主从加边沿 Q9n+1=1前沿边沿前沿边沿 Q11n+1=Q11边沿后沿 Q12n+1=1后沿边沿

作业答案 5.10 图5.39所示为主从JK触发器的各输入端的输入电压波形，试画出输出端Q和的波形。

5.17 图5.46所示触发器的初始状态都为0，试画出在输入CLK脉冲作用下各触发器的输出波形。

第 5 章触发器