conversores a d y comparadores n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
Conversores A/D y Comparadores PowerPoint Presentation
Download Presentation
Conversores A/D y Comparadores

Loading in 2 Seconds...

play fullscreen
1 / 85

Conversores A/D y Comparadores - PowerPoint PPT Presentation


  • 167 Views
  • Uploaded on

Conversores A/D y Comparadores. Grupo Nº10 Integrantes: Ignacio Figueroa Rodrigo Páez Alexander Truffa Fernando Veloso. Conversor. Qué es un Conversor? Es un dispositivo capaz de transformar una cierta magnitud, unidad o dato de cierta índole a otra de diferente índole.

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'Conversores A/D y Comparadores' - desma


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
conversores a d y comparadores

Conversores A/D y Comparadores

Grupo Nº10

Integrantes:Ignacio Figueroa

Rodrigo Páez Alexander Truffa Fernando Veloso

conversor
Conversor

Qué es un Conversor?

Es un dispositivo capaz de transformar una cierta magnitud, unidad o dato de cierta índole a otra de diferente índole.

Qué es un Conversor Analógico/Digital (A/D)?

Un conversor (o convertidor) analógico-digital (CAD), (o ADC "Analog-to-Digital Converter") es un dispositivo electrónico capaz de convertir una entrada analógica de voltaje en un valor binario.

Se utiliza en equipos electrónicos como computadores, grabadores de sonido y de vídeo, y equipos de telecomunicaciones.

cu l es el principio de su funcionamiento
¿Cuál es el principio de su funcionamiento?

La señal analógica, que varía de forma continua en el tiempo, se conecta a la entrada del dispositivo y se somete a un muestreo a una velocidad fija, obteniéndose así una señal digital a la salida del mismo.

Estos conversores poseen dos señales de entrada llamadas Vref+ y Vref- y determinan el rango en el cual se convertirá una señal de entrada.

El dispositivo establece una relación entre su entrada (señal analógica) y su salida (digital) dependiendo de su resolución. Esta resolución se puede saber, siempre y cuando conozcamos el valor máximo que la entrada de información utiliza y la cantidad máxima de la salida en dígitos binarios.

slide4

A manera de ejemplo, el convertidor análogo digital del PIC18F6X20tiene la capacidad de convertir una muestra analógica de entre 0 y 5 voltios y su resolución serán respectivamente:

Resolución = valor analógico / (210)

Resolución = 5 [V] / 1024

Resolución = 0.004883 [V] = 4.883 [mV] = 5 [mV] aprox.

Resolución = LSB

slide5

Lo anterior quiere decir que por cada 4.883 [mV], (0.005 [V] aprox.), que aumente el nivel de tensión entre las entradas nomencladas como "Vref+" y "Vref-" que ofician de entrada al conversor, éste aumentará en una unidad su salida (siempre sumando en forma binaria bit a bit). Por ejemplo:

Entrada - Salida

0.000 [V] - 0000000000

0.005 [V] - 0000000001

0.010 [V] - 0000000010

(5 [V]-LSB) - 1111111111

caracter sticas del conversor a d incorporado en el microcontrolador pic 18f8520
Características del conversor A/D incorporado en el microcontrolador PIC 18F8520

Posee 12 entradas para la familia de dispositivos PIC18F6X20 y 16 para la PIC18F8X20.

Permite la conversión de una señal de entrada analógica a un número binario digital de 10 bits.

registros de programaci n
Registros de Programación

Posee cinco registros:

Registro de resultado A/D Alto (ADRESH)

Registro de resultado A/D Bajo (ADRESL)

Registro 0 de Control A/D (ADCON0)

Registro 1 de Control A/D (ADCON1)

Registro 2 de Control A/D (ADCON2)

slide8
El Registro 0 de Control A/D (ADCON0):

Controla la operación del módulo A/D.

El Registro 1 de Control A/D (ADCON1):

Configura las funciones de los pines de cada puerto.

El Registro 2 de Control A/D (ADCON2):

Configura la fuente del reloj A/D y su justificación.

registro 0 de control a d adcon0 que controla la operaci n del m dulo a d
Registro 0 de control A/D (ADCON0), que controla la operación del módulo A/D

Los bits 7 y 6 no se utilizan, y se leen como ceros “0”.

registro 0 de control a d adcon0
Registro 0 de control A/D (ADCON0)

Los bits del 5 al 2 (CHS3 al CHS0) se utilizan como bits de selección de canales análogos.

Nota (1) : Estos canales no están disponibles en la familia de dispositivos de 64 pines PIC18F6X20

el bit 1 go done se utiliza como bit de estado de conversi n a d
El bit 1 (GO/DONE) se utiliza como bit de estado de conversión A/D

El bit toma el valor de 1 si la conversión está en progreso, en otras palabras el ajustar este bit como 1 da comienzo a la conversión A/D, la cual es, automáticamente, ajustada a 0 por hardware una vez que la conversión A/D ha terminado. Esto ocurre sólo cuando se habilita el bit 0.

el bit 1 go done se utiliza como bit de estado de conversi n a d1
El bit 1 (GO/DONE) se utiliza como bit de estado de conversión A/D

1

El bit toma el valor de 1 si la conversión está en progreso, en otras palabras el ajustar este bit como 1 da comienzo a la conversión A/D, el cual es, automáticamente, borrado por hardware una vez que la conversión A/D ha terminado. Esto ocurre sólo cuando se habilita el bit 0.

el bit 0 adon se utiliza como bit de encendido
El bit 0 (ADON) se utiliza como bit de encendido

El bit toma el valor de:

1 para dar aviso de que el módulo del convertidor A/D está disponible

0 para dar aviso de que no lo está

el registro 1 de control a d adcon1 que configura las funciones de los pines de cada puerto
El Registro 1 de Control A/D (ADCON1), que configura las funciones de los pines de cada puerto

Los bits 7 y 6 no se utilizan, y se leen como ceros “0”.

el registro 1 de control a d adcon1
El Registro 1 de Control A/D (ADCON1)

Los bits 5 y 4 (VCFG1 y VCFG0) se utilizan como bits de configuración de Referencia de Voltaje.

El Voltaje de referencia análogo es seleccionable por software, ya sea a través del polo positivo y negativo de la alimentación de voltaje del dispositivo (VDD y VSS), o por el nivel de voltaje en el pin RA3/AN3/VREF+ y el pin RA2/AN2/VREF-

slide18
Los bits del 3 al 0 (PCFG3 al PCFG0) se utilizan como bits de Control de la configuración de los puertos
slide19
Los bits del 3 al 0 (PCFG3 al PCFG0) se utilizan como bits de Control de la configuración de los puertos

A = Entrada Análoga D = E/S Digital

Nota: Las celdas sombreadas indican canales A/D disponibles sólo en la familia de dispositivos PIC18F8X20

slide20
Los bits del 3 al 0 (PCFG3 al PCFG0) se utilizan como bits de Control de la configuración de los puertos

A = Entrada Análoga D = E/S Digital

Nota: Las celdas sombreadas indican canales A/D disponibles sólo en la familia de dispositivos PIC18F8X20

el registro 2 de control a d adcon2 que configura la fuente del reloj a d y su justificaci n
El Registro 2 de Control A/D (ADCON2), que configura la fuente del reloj A/D y su justificación

El conversor posee 10 bits, pero cada registro sólo posee 8 bits.

Justificación a la derecha (alinear a la derecha)

ADRESH (Reg. de Resultado A/D alto)

ADRESL (Reg. de Resultado A/D bajo)

ADRESH (Reg. de Resultado A/D alto)

ADRESL (Reg. de Resultado A/D bajo)

Justificación a la izquierda (alinear a la izquierda)

el registro 2 de control a d adcon2 que configura la fuente del reloj a d y su justificaci n1
El Registro 2 de Control A/D (ADCON2), que configura la fuente del reloj A/D y su justificación

Fuente del reloj, quiere decir de dónde proviene la frecuencia con la que se toman las muestras.

La salida de la muestra y retención es la entrada en el conversor, lo cual genera el resultado vía aproximación sucesiva.

el registro 2 de control a d adcon2 que configura la fuente del reloj a d y su justificaci n2
El Registro 2 de Control A/D (ADCON2), que configura la fuente del reloj A/D y su justificación

El bit 7 (ADFM) se utiliza como bit de selección del Formato del Resultado A/D, el cual toma el valor:

1 para alinear a la derecha (justificar a la derecha)

0 para alinear a la izquierda (justificar a la izquierda)

el registro 2 de control a d adcon2
El Registro 2 de Control A/D (ADCON2)

Los bits del 6 al 3 no son utilizados y se leen como ceros “0”.

slide27

El Registro 2 de Control A/D (ADCON2)

Los del 2 al 0 (ADCS2 al ADCS0) son utilizados como bits de selección del reloj para la conversión A/D

El convertidor A/D tiene una característica única al ser capaz de operar mientras el dispositivo se encuentra en modo sleep (modo no operativo). Para operar en sleep, el reloj de la conversión A/D debe ser derivado del oscilador RC interno del A/D.

registro de resultado a d alto adresh y bajo adresl
Registro de resultado A/D Alto (ADRESH) y Bajo (ADRESL)

Contienen el resultado de la conversión A/D

El resultado es cargado en los registros ADRESH/ADRESL

El bit GO/DONE (registro ADCON0) es borrado (bit1=0)

El bit de bandera de interrupción A/D, ADIF, es establecido

Nota: Sólo ocurre cuando la conversión A/D esta completa y el bit0 (ADON) esta disponible (bit0=1)

reseteo
Reseteo

Fuerza a todos los registros a estar en su estado deReset.

Fuerza al módulo A/D a estar apagado y a abortar cualquier conversión.

El valor en los registros ADRESH/ADRESL no es modificado por un reseteo de encendido/apagado.

antes del comienzo de una conversi n
Antes del comienzo de una conversión

Después de que el módulo A/D ha sido configurado como se desea:

El canal seleccionado debe ser adquirido antes de que la conversión haya comenzado.

El canal de entrada análogo debe tener sus correspondientes bits TRIS seleccionados como una entrada.

Una vez que el tiempo de adquisición del canal seleccionado haya transcurrido, la conversión A/D puede comenzar.

para realizar una conversi n a d se deber an seguir los siguientes pasos
Para realizar una conversión A/D se deberían seguir los siguientes pasos:

Configure el módulo A/D.

Configure el interruptor A/D (si se desea).

Espere por el tiempo requerido de adquisición.

Comience la conversión.

Espere a que la conversión A/D se complete.

Lea el registro de resultados A/D (ADRESH:ADRESL),borre el bit ADIF si se requiere.

Para la siguiente conversión, vaya al paso 1 o 2, como sea requerido.

al configurar el m dulo a d
Al configurar el módulo A/D:

Configure pines análogos, referencias de voltaje y E/S digital (ADCON1)

Seleccione canales de entrada A/D (ADCON0)

Seleccione el reloj para la conversión A/D (ADCON2)

Encienda el módulo A/D (ADCON0)

  • Al configurar el interruptor A/D (si se desea):
  • Borre el bit ADIF
  • Ajuste el bit ADIE
  • Ajuste el bit GIE
al comenzar la conversi n
Al comenzar la conversión:

Ajuste el bit GO/DONE (registro ADCON0)

  • Espere a que la conversión A/D se complete, ya sea:
  • Sondeando al bit GO/DONE para ser borrado
  • Esperando al interruptor A/D
adquisici n a d
Adquisición A/D

El tiempo de la conversión A/D por bit es definida como TAD y un mínimo de espera de 2 TAD es requerido antes de que la siguiente adquisición comience.

Para determinar el tiempo de adquisición del canal seleccionado antes de que comience la nueva conversión se necesitan ciertos requerimientos.

requerimientos para la adquisici n a d
Requerimientos para la Adquisición A/D

Para encontrar la precisión o exactitud específica para el conversor A/D, el condensador de retención de carga (CHOLD) debe ser libre de cargarse a plena carga según el nivel de tensión del canal de entrada.

slide39
La impedancia de la fuente (RS) y la del switch interno de muestreo (RSS) afectan directamente en el tiempo de carga requerido por el condensador (CHOLD).
slide40
La impedancia switch de muestreo (RSS) varía con el dispositivo de voltaje (VDD). La impedancia de la fuente afecta el voltaje offset en la entrada analógica (debido al pin de dispersión de corriente). La máxima impedancia recomendada para fuentes analógicas es de 2,5 [kΩ].
slide41
Después que el canal de entrada análogo es seleccionado (cambiado), la adquisición debe ser realizada antes que la conversión pueda ser comenzada.

Cuando la conversión haya comenzado, el condensador de retención (CHOLD) es desconectado del pin de entrada.

para calcular el tiempo de adquisici n m nima se utiliza la ecuaci n
Para calcular el tiempo de adquisición mínima se utiliza la ecuación:

Esta ecuación asume que un error de ½ LSb es utilizado (1024 pasos para el A/D) y este es el máximo error permitido para que el A/D encuentre su resolución específica.

Tiempo de carga mínimo para A/D:

slide45

Selección del Reloj para la conversión A/D

  • El tiempo de la conversión A/D por bit esdefinida como TAD.
  • La conversión requiere de 12 TAD por conversión de 10 bits.
  • La fuente del reloj de conversión A/D es seleccionable mediante software.
hay 7 posibles opciones para un t ad
Hay 7 posibles opciones para un TAD:

2 TOSC

4 TOSC

8 TOSC

16 TOSC

32 TOSC

64 TOSC

Oscilador RC interno

slide47

Esta tabla muestra los tiempos TAD resultantes derivados de las frecuencias de operación del dispositivo y la fuente de reloj A/D seleccionada.

configuraciones de los pines de puertos de an logos
Configuraciones de los Pines de Puertos de Análogos

Los registros ADCON1, TRISA, TRISF y TRISH controlan la operación de los pines de los puertos del módulo A/D.

Los pines de los puertos necesitados como entradas analógicas deben tener sus correspondientes bits TRIS ajustados como entrada.

Si el bit TRIS es ajustado como salida, el nivel de salida digital (VOH o VOL) serán convertidas.

La operación A/D es independiente del estado de los bits CHS3:CHS0 y los bits TRIS.

m dulo del comparador
Módulo del Comparador

Contiene 2 comparadores análogos

Las entradas para el comparador son multiplexadas con el pin RF1 hasta el pin RF6

La referencia de voltaje del chip de encendido puede ser también una entrada para los comparadores

registro cmcon
Registro CMCON

Controla la entrada y salida multiplexora del comparador

  • El bit 7 (C2OUT: Bit de Salida del 2º Comparador)
registro cmcon1
Registro CMCON

0

Controla la entrada y salida multiplexora del comparador

  • El bit 7 (C2OUT: Bit de Salida del 2º Comparador)
registro cmcon2
Registro CMCON

0

Controla la entrada y salida multiplexora del comparador

  • El bit 7 (C2OUT: Bit de Salida del 2º Comparador)
registro cmcon3
Registro CMCON

1

Controla la entrada y salida multiplexora del comparador

  • El bit 7 (C2OUT: Bit de Salida del 2º Comparador)
registro cmcon4
Registro CMCON

1

Controla la entrada y salida multiplexora del comparador

  • El bit 7 (C2OUT: Bit de Salida del 2º Comparador)
registro cmcon5
Registro CMCON

El bit 6 (C1OUT: Bit de Salida del 1er Comparador)

registro cmcon6
Registro CMCON

El bit 6 (C1OUT: Bit de Salida del 1er Comparador)

registro cmcon7
Registro CMCON

El bit 6 (C1OUT: Bit de Salida del 1er Comparador)

registro cmcon8
Registro CMCON

El bit 6 (C1OUT: Bit de Salida del 1er Comparador)

registro cmcon9
Registro CMCON

El bit 6 (C1OUT: Bit de Salida del 1er Comparador)

registro cmcon10
Registro CMCON

El bit 5 (C2INV: Bit de Inversión de Salida del 2º Comparador)

1 = La salida del C2 esta invertida

0 = La salida del C2 no esta invertida

El bit 4 (C1INV: Bit de Inversión de Salida del 1er Comparador)

1 = La salida del C1 esta invertida

0 = La salida del C1 no está invertida

registro cmcon11
Registro CMCON

El bit 3 (CIS: Bit de Switcheo de Entrada del Comparador)

registro cmcon12
Registro CMCON

El bit 3 (CIS: Bit de Switcheo de Entrada del Comparador)

registro cmcon13
Registro CMCON

Los bits del 2 al 0 (CM2:CM0: Bits de Modo de Comparador)

configuraci n del comparador
Configuración del Comparador

Hay ocho modos de operación para los comparadores

El registro TRISF controla la información de la dirección de los pines del comparador para cada modo

Si el modo del comparador es cambiado, el nivel de salidadel comparador puede que no sea válido para el modo especificado de retraso de cambio.

operaci n del comparador
Operación del comparador

Cuando la entrada análoga en el VIN+ es menor que la entrada análoga VIN-, la salida del comparador es de un nivel digital bajo.

operaci n del comparador1
Operación del comparador

Cuando la entrada análoga en el VIN+ es mayor que la entrada análoga VIN-, la salida del comparador es de un nivel digital alto.

operaci n del comparador2
Operación del comparador

Las áreas sombreadas a la salida del comparador representan la incertidumbre, debido a offsets de entrada y tiempo de respuesta.

referencia del comparador
Referencia del Comparador

Una señal de referencia externa o interna puede ser usada, dependiendo del modo de operación del comparador.

se al de referencia externa
Señal de Referencia Externa

Se configura para que ambos comparadores operende la misma referencia o de diferentes fuentes de referencia.

Aplicaciones de detectores de flancos puedenrequerir la misma fuente de referencia.

La señal de referencia debe estar entre VSS y VDD , ypuede ser aplicada a ambos pines del o los comparador(es).

se al de referencia interna
Señal de Referencia Interna

Permite la selección de una referencia de voltaje generada internamente para los comparadores.

La señal de referencia interna es usada cuando los comparadores están en el modo CM<2:0> = 110.

Así la referencia de voltaje interna es aplicada al pinVIN+ de ambos comparadores.

tiempo de respuesta del comparador
Tiempo de Respuesta del Comparador

Es el tiempo mínimo, después haber seleccionado una nueva referencia de voltaje o fuente de entrada.

Antes que la salida del comparador tenga un nivel válido.

Si la referencia interna es cambiada, el retrasomáximo de la referencia de voltaje interna debe ser considerado cuando se usa las salidas del comparador.

Si no, el retraso máximo de los comparadores se debería de utilizar.

salidas del comparador
Salidas del Comparador

Son leídas a través del registro CMCON

Estos bits son sólo de lectura

slide78

Cuando estén habilitados, los multiplexores en el paso de salida de los pines RF1 y RF2 cambiarán y la salida de cada pin será la salida asíncrona del comparador

slide79
La incertidumbre de cada uno de los comparadores está relacionada al voltaje offset de entrada y el tiempo de respuesta dados en las especificaciones

Los bits TRISF seguirán funcionando como una salida habilitada/deshabilitada por los pines RF1 y RF2 mientras se encuentre en este modo.

Los niveles analógicos de cualquier pin definido como unaentrada digital puede causar que el buffer de entrada consuma más corriente de la especificada.

efectos del reset
Efectos del Reset

Módulo del comparador entre en el modo Reset CM<2:0> = 000

efectos del reset1
Efectos del Reset

Módulo del comparador entre en el modo Reset CM<2:0> = 000

efectos del reset2
Efectos del Reset

Módulo del comparador entre en el modo Reset CM<2:0> = 000

Esto asegura que todas las entradas potenciales son entradasanalógicas

La corriente en el dispositivo es minimizada cuando las entradasanálogas están en el tiempo de reseteo

Los comparadores serán apagados durante el intervalo de reseteo

consideraciones para las conexiones de entradas an logas
Consideraciones para las conexiones de Entradas Análogas

En la figura se muestra un circuito simplificado de un entrada analógica

slide84
Dado que los pines analógicos están conectados a una salida digital, se tienen diodos parciales contrarios a VDD y VSS
consideraciones para las conexiones de entradas an logas1
Consideraciones para las conexiones de Entradas Análogas

Se recomienda una impedancia de fuente de 10[kΩ] para fuentes analógicas.

Cualquier componente conectado a un pin de entrada analógica, tal como uncondensador o un diodo Zener, deberían de tener muy poca dispersión de corriente.