1 / 33

U NIVERSITÀ DEGLI S TUDI DI P AVIA

U NIVERSITÀ DEGLI S TUDI DI P AVIA. F ACOLTÀ DI I NGEGNERIA. C ORSO DI L AUREA IN I NGEGNERIA E LETTRONICA E DELLE T ELECOMUNICAZIONI. CARRY LOOKAHEAD ADDER: APPROCCIO DOMINO E FULLY-CMOS. Relatrice: Prof.ssa CARLA VACCHI Correlatore: Dott. MARCO CASTELLANO. Elaborato di Laurea

ciel
Download Presentation

U NIVERSITÀ DEGLI S TUDI DI P AVIA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. UNIVERSITÀ DEGLISTUDI DIPAVIA FACOLTÀ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA E DELLE TELECOMUNICAZIONI CARRY LOOKAHEAD ADDER: APPROCCIO DOMINO E FULLY-CMOS Relatrice: Prof.ssa CARLA VACCHI Correlatore: Dott. MARCO CASTELLANO Elaborato di Laurea di MATTEO MIOTTI Anno Accademico 2005/2006

  2. SOMMATORI DIGITALI (PROGETTO AL CALCOLATORE) 1a parte: Analisi dei vantaggi del “Carry lookahead adder” 2a parte: Studio dell’architettura domino 3a parte: Progettazione e dimensionamento dei circuiti in architettura domino e fully-CMOS 4a parte: Simulazione e valutazione delle prestazioni dei due circuiti

  3. LA SOMMA IN COLONNA 0 0 1 0 + 1 0 1 1 = 0 0 0 1 0 + 1 0 1 1 = 1 1 0 0 0 1 0 + 1 0 1 1 = 0 1 0 1 0 0 0 1 0 + 1 0 1 1 = 1 0 1 0 1 0 0 0 1 0 + 1 0 1 1 = 0 1 1 0 1

  4. A B Cin S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 RIPPLE CARRY ADDER (RCA) FULL ADDER

  5. t = Tr t = 3*Tr t = 2*Tr t = 4*Tr t = 0 PROBLEMA “RIPPLE CARRY ADDER” Per eseguire una somma ad N bit sono necessari N tempi di ritardo (Tr) PROBLEMA: parole lunghe!

  6. E’ POSSIBILE RISOLVERE QUESTO PROBLEMA? UTILIZZO UN DIFFERENTE APPROCCIO CALCOLO TUTTI I RIPORTI DIRETTAMENTE DAGLI INGRESSI CALCOLO TUTTI I BIT DI SOMMA CONTEMPORANEAMENTE

  7. GENERATE Gi = Ai · Bi PROPAGATE Pi= Ai  Bi RIPORTI Couti = Cini+1 = Gi + Pi · Cini Cout0 = G0 + P0· Cin0 Cout1 = G1 + P1 · (G0 + P0· Cin0) Cout2 = G2 + P2 · (G1 + P1 · (G0 + P0· Cin0)) Cout3 = G3 + P3 · (G2 + P2 · (G1 + P1 · (G0 + P0· Cin0))) SOMME Si = Cini Ai  Bi = Cini  Pi CARRY LOOKAHEAD ADDER (CLA)

  8. CLA AD OTTO BIT SI UTILIZZANO DUE BLOCCHI PER IL CALCOLO DEI RIPORTI A QUATTRO BIT E SI COLLEGANO IN CASCATA

  9. “CARRY LOOKAHEAD ADDER” • VANTAGGIO: • Aumento della velocità • SVANTAGGI: • Maggiore complessità • Maggior numero di porte logiche utilizzate • Maggiore potenza dissipata

  10. Fully-CMOS Domino CHE ARCHITETTURA UTILIZZO PER REALIZZARE IL “CARRY LOOKAHEAD ADDER”? Tecnologia CMOS

  11. 1 1 0 1 1 Fase di valutazione Fase di pre-carica Fase di valutazione ? 0 0 1 ARCHITETTURA DOMINO

  12. ? 1 0 0 0 1 1 1 0 1 0 0 1 CONFRONTO FUNZIONAMENTO Domino Fully-CMOS 1 Logica dinamica

  13. VANTAGGI E SVANTAGGI DELLA LOGICA DOMINO • VANTAGGI: • Diminuzione del numero di transistori utilizzati per logiche con molti ingressi • Aumento della velocità • SVANTAGGI: • Maggiore complessità • Necessità di un segnale di temporizzazione • Non tutte le porte logiche possono essere realizzate

  14. fase di valutazione fase di pre-carica CHARGE SHARING

  15. 0 1 0 1 NON FUNZIONA!! X 0 1 1 ? 0 1 0 1 0 1 0 1 1 1 1 X 0 ? X 1 0 X 0 0 1 0 1 X 0 INVERTER IN CASCATA 1 1 E’ possibile realizzare solo funzioni NON negate!

  16. ARCHITETTURA DOMINO Posso eliminare gli inverter?

  17. ZIPPER DOMINO

  18. 1 0 1 0 1 0 X 0 1 1 X 1 0 X 0 1 1 0 1 0 1 0 INVERTER IN CASCATA IN LOGICA ZIPPER DOMINO

  19. EX-OR

  20. …TORNANDO ALLO SCHEMA DEL CLA

  21. SCHEMA BLOCCHI IN LOGICA DOMINO

  22. CIRCUITI RIPORTI C0 C1 C2 C3

  23. C3 C2 C1 C0 MULTIPLE OUTPUT DOMINO LOGIC (MODL)

  24. Duty cicle = 50% GENERATORE DI CLOCK

  25. molteplicità OUT1 = not A OUT2 = B nor C COME DIMENSIONO I TRANSISTORI? Utilizzo una tecnologia con lunghezza minima di canale di 0,35 μm

  26. CIRCUITO FINALE IN LOGICA DOMINO

  27. Pre-carica del nodo COSA E’ MIGLIORATO? Prima del dimensionamento Dopo il dimensionamento

  28. CIRCUITO FINALE IN LOGICA FULLY-CMOS

  29. Circuito in logica domino Circuito in logica Fully-CMOS Verifica corretto funzionamento e valutazione potenza media dissipata FASE DI VALUTAZIONE DELLE PRESTAZIONI Verifica corretto funzionamento anche con tensione di alimentazione e temperatura non nominali

  30. PROGRAMMI

  31. PROGRAMMI

  32. TABELLA RIASSUNTIVA Domino Fully-CMOS Frequenza di lavoro massima 500 MHz 400 MHz Transistori a canale P utilizzati 389 656 Transistori a canale N utilizzati 137 188 Area attiva occupata 870 m2 1390 m2 Potenza dissipata 3,2 mW 2,7 mW Potenza / Frequenza 6,4 W / MHz 6,75 W / MHz CONFRONTO PRESTAZIONI (SIMULAZIONI)

  33. LAVORO SVOLTO • Studio della logica domino con relativi problemi di implementazione e di alcuni suoi derivati (ZIPPER e MODL) • Progettazione del “carry lookahead adder” sia in logica domino sia in fully-CMOS • Simulazione circuiti utilizzando “OrCAD Capture CIS” • Realizzazione di due programmmi attraverso l’utilizzo di “LabView” della “National Instruments” • Simulazione del circuito in logica domino utilizzando l’interfaccia “Design FrameWork II” della ditta “Cadence” e il simulatore “Spectre” (lunghezza di canale minima di 130 nm, frequenza di funzionamento di circa 2 GHz)

More Related