1 / 16

Digital Design

Digital Design. Schnuppervorlesung 07./14.05.2013. Digital Design. Aufgabe eine Serie von Bits verschieben (ohne getaktete Logik!). Forderung. „Use Case“: z.B.: 1011 links verschieben und rechts 0 nachliefern. Idee: Stufenschalter. 1. 1. 1. 1. 0. 0. 1. 1. S.

kiril
Download Presentation

Digital Design

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Digital Design Schnuppervorlesung 07./14.05.2013

  2. Digital Design Aufgabe eine Serie von Bits verschieben(ohne getaktete Logik!)

  3. Forderung „Use Case“: z.B.: 1011 links verschieben und rechts 0 nachliefern HS Augsburg, Fakultät für Elektrotechnik

  4. Idee: Stufenschalter 1 1 1 1 0 0 1 1 S HS Augsburg, Fakultät für Elektrotechnik

  5. Idee: Stufenschalter 1 0 0 1 1 1 0 1 1 1 0 0 S HS Augsburg, Fakultät für Elektrotechnik

  6. Idee: Stufenschalter 1 0 0 0 1 0 1 0 0 1 1 1 1 1 0 1 S HS Augsburg, Fakultät für Elektrotechnik

  7. Idee: Stufenschalter B0 B0‘ 0 0 B1 B1‘ B0 0 B2 B2‘ B1 B0 B3 B3‘ B2 B1 S HS Augsburg, Fakultät für Elektrotechnik

  8. Realisierung: Multiplexer 2 zu 1 Multiplexer: A & 1 1 S Y & B HS Augsburg, Fakultät für Elektrotechnik

  9. Digital Design wir experimentieren ...

  10. Entwicklungssystem • Software - vorbereitete Projekte: • Ordner „Z:\Software4FOS“ • den Unterordner FOS öffnen • darunter den Ordner „logik“ öffenDoppelklick auf Datei PR0.qpfbitte warten … • ALTERA Quartus II öffnet sich (langsam) HS Augsburg, Fakultät für Elektrotechnik

  11. Entwicklungssystem • Hardware - Evaluierungsboard „DE-nano“ • besitzt ein CPLD „EPM2210F324C3“ • 2210 LE, 8 kBit Flash Speicher, Takt bis 304 MHz (hier genutzt: 25 MHz) • Programmierbar über USB Anschluss • 8 Leuchtdioden in 4 Farben(leuchten bei „0“ am Ausgang) • 4 Tasten(geben eine „0“ an den CPLD, wenn gedrückt) HS Augsburg, Fakultät für Elektrotechnik

  12. Entwicklungssystem • Interaktionsschnittstelle L8 L7 L6 L5 L4 L3 L2 L1 B4 B3 B2 B1 HS Augsburg, Fakultät für Elektrotechnik

  13. Entwicklungssystem • wir erstellen die Schaltung in Quartus • Schaltplan erstellen (New → „Schematic File“) • Schaltung zeichnen und speichern • 4-zu-1 Multiplexer als Block einfügen(besitzt bereits die notwendigen Invertierungen) • Ein-/Ausgabepins eintragen • verdrahten (log. 0 = „GND“ / log. 1 = „VCC“) • nicht benutzte Baustein Pins deaktivieren • „compilieren“, d.h. Erstellen der Logikdaten • Ergebnis (*.pof – Datei) auf das Testsystem laden • Programmer starten, ggf. USB-Blaster Treiber auswählen • Baustein „programmieren“ und testen HS Augsburg, Fakultät für Elektrotechnik

  14. Digital Design 4 Bit Barrel-Shifter

  15. Barrel-Shifter Aus-gän-ge L4 L3 L2 L1 Y Y Y B2‘ B1‘ Y B3‘ B0‘ A B C D S1 S0 A B C D S1 S0 A B C D S1 S0 A B C D S1S0 0 B2 B1 S Bit3 Bit2 Bit1 Bit0 Eingänge HS Augsburg, Fakultät für Elektrotechnik

  16. ??? Fragen ??? ... zur Hochschule ... zum Studium ... zum Praktikum ... zum Ambiente ... zur Fakultät ... zu den Studiengängen ... ... ...

More Related