Les composants logiques programmables

1. Les composants logiques programmables

2. PLAN • I. Introduction • II. Les mémoires vives • III. Les mémoires mortes • Évolution des composants programmables • Les FPGA

3. I INTRODUCTION Il existe deux grandes familles de circuits logiques programmables : • Les mémoires programmables • Les PLD (programmable logic device)

4. Quelques rappels : Les mémoires • Une mémoire est un élément de stockage d’information • Les bits stockés sont organisés sous forme de matrice: la dimension de la mémoire est donnée par le nombre de lignes fois la largeur de la ligne • Chaque ligne de la mémoire est appelée un mot. Elle est identifiée par une adresse (numéro de la ligne) • Le nombre de lignes est toujours une puissance de deux • Deux opérations sont possibles, sur un mot complet: La lecture (read) et l’écriture (write)

5. Classification des mémoires

6. II Les Mémoires Vives : RAM Random Acces Memory, mémoires vives • Des mémoires contenant des programmes et des données • Information disponible tant que le courant est présent • 2 types de RAM: StaticRAM ET DynamicRAM Statique Ram: Un bit = une bascule D (4 transistors) Dynamique Ram : Un bit = une capacité (1 transistor)

7. RAM Statique

8. RAM Statique : simulation

9. un CI Ram de 4 mots de 4 bits NB: Les signaux cs et wr sont actifs à 0 (niveau bas) Addition horizontale de CI pour augmenter le nombre de bits d ’un mot Une mémoire de 4 mots de 8 bits chacun

10. Addition verticale de CI pour augmenter le nombre de mots SRAM de 8 mots de 4 bits

11. LES RAM DYNAMIQUE (DRAM) • Info stockée dans un condensateur sous forme de charge électrique • Plus grande intégration mais nécessite des opérations de rafraîchissement. • Rafraîchissement= lire le bit et le réécrire environ toutes les 10nsec Avec rafraîchissement Tension en volts 5 ‘ 1 ’ 3 2 ‘ 0 ’ 0 temps

12. RAM dynamique • Un seul transistor : gain de place • Cycle complexe de lecture • Lecture puis ré-écriture • Cycle de rafraîchissement

14. Présentation des DRAM SIMMSingle In line Memory Module

15. III Les Mémoires mortes: Read Only Mémory • Les données ne peuvent être que lues • L’écriture se fait soit lors de la fabrication ou nécessite un matériel spécialisé. • La donnée est retenue même en absence du courant (donnée non volatile)

16. 1 Les différentes familles de PROM

17. 2) PROM: Programmable ROM • ROM programmable par l'utilisateur une seule fois: 1 point mémoire = fusible • EPROM: PROM effaçable plusieurs fois Effacement = soumettre l ’Eprom à un rayonnement ultraviolet (UVPROM) ou un courant électrique EEPROM • L’écriture nécessite un temps 1000 + grand que dans une Ram

18. a) PRINCIPE DES PROM A FUSIBLE Structure à : • ET fixes (les circuits de décodage d'adresse) • OU programmables (les données placées dans la mémoire). A D R E S S E S 00 01 10 11 Zone mémoire

19. ROM (suite)

20. PRINCIPE DES PROM A FUSIBLE • Lorsque la mémoire est livrée tous les fusibles sont intacts. Elle ne contient alors que des l. • La programmation va consister à faire sauter les fusibles aux emplacements où on souhaite mémoriser des 0 en utilisant une haute tension (généralement 12 volts), pour faire sauter le ou les fusibles. • Les PROM à fusibles sont en voie de disparition

21. Fusibles métalliques ou Si Lignes métalliques : interconnexions Intact «Programmé»

22. Rem : Antifusibles

23. UV-PROM

24. b) PRINCIPE DES UVPROM Grille isolée • chaque cellule mémoire élémentaire est constituée d'un transistor MOS dont la grille de commande est totalement isolée dans une couche d'oxyde. • Par application d'une tension suffisamment élevée, qui est appelée tension de programmation, on créé des électrons chauds ou électrons ayant une énergie suffisante pour passer au travers de cet isolant. • Ces charges s'accumulent alors sur cette grille isolée où elles se trouvent piégées. La cellule mémoire est programmée. Grille de contrôle Isolant

25. UV-EPROM / EEPROM Non-volatile SAMOS : Stacked MOS

26. Durée de rétention • La qualité de l'isolant étant excellente, la durée de rétention des charges atteint au minimum 10 ans à 70 °C, c'est-à-dire jusqu'à 100 fois plus à 25 °C Effacement • On expose la puce à un rayonnement ultraviolet. Les photons, communiquent leur énergie aux électrons et leur font franchir la barrière en sens inverse

27. c) Principe des EEPROM • Ce sont des PROM effaçables électriquement octet par octet si nécessaire. • Les EPROM FLASH sont effaçables globalement, sont plus rapides et plus simples (1 CMOS par bit) que les EEPROM. • Toutes deux sont programmables en circuit.

28. d) Les Mémoires FLASH • Mémoires non volatiles, réécriture possible (500 000 fois), capacité 8 Gigabytes. • Même structure qu’une Ram équipée d ’une alimentation de faible consommation. • Contrairement au Ram, effacement par bloc de données et non par octet. • Grande tolérance au chocs, extrêmes températures, environnement avec beaucoup de perturbation. • Utilisation: Caméras digitaux, téléphones mobiles, Imprimantes, Pc portables, Applications militaires…

29. Comparaison

30. IV Évolution du marché des composants programmables • De plus en plus présent dans le quotidien • Ordinateurs, PDA • GSM,GPRS,UMTS, GPS • TV numérique • Electronique embarquée • Baladeurs CD/MP3 DVD • Traitement du signal

31. Les atouts des CLP :les standards • Les standards facilitent l’intégration de services : • PDA + GSM • GSM + MP3 • UMTS + MPEG4 + MP3 + Hiperlan2 + ...

32. Plus de performance • GSM =>GPRS =>EDGE =>UMTS • Bluetooth 11 Mbits/s =>Hiperlan2 à 54 Mbits/s

33. Réduire le « time to market » • Les produits ont une durée de vie de plus en plus faible • Réduire le «time to market» • Réutilisation pour concevoir d’autres produits (rentabiliser)

34. REUTILISATION • Approche retenue pour limiter les coûts • Conception d’un « Système On Chip » à partir de blocs prédéfinis : Intellectual Properties

35. Notion d’IP (Intellectual Property) • Blocs fonctionnels complexes réutilisables • Hard: déjà implanté, dépendant de la technologies, fortement optimisé • Soft: dans un langage de haut niveau (VHDL, Verilog, C++…), paramétrables • Normalisation des interfaces • Environnement de développement (co-design, co-specif, co-verif) • Performances moyennes (peu optimisé)

36. Contraintes liées à l’utilisation d’IP - connaître les fonctionnalités • estimer les performances dans un système • être sûr du bon fonctionnement de l’IP • intégrer cet IP dans le système • valider le système

37. MERCI ...

38. ARCHITECTURES CONCEPTION UTILISATION FPGA DES

39. PLAN I. Introduction, historique II. FPGA vs ASIC III. Architecture et conception des FPGA IV. Famille de FPGA Altera V. Famille de FPGA Xilinx VI. Autres Exemples de FPGA VII. Utilisation des FPGA, CAO VIII. CoDesign, SORC et nouvelles Conclusion

40. I. INTRODUCTION

41. Définition FPGA : Field Programmable Gate Array En français : Composant, constitué d’un ensemble de ressources logiques élémentaires configurables pouvant être mises en relation par un réseau d’interconnexions également configurable

42. Historique IXème av JC Les chinois comptent avec un boulier ! 1640 Blaise Pascal, invente une machine mécanique à additionner et soustraire : la Pascaline 1875 Sir J.W. Swan invente le tube à incandescence 1940 Utilisation des premières PLL (principe étudié en 1932 par Bellescize) 1946 ENIAC 1er calculateur électronique (18 000 tubes, tient dans un hall de 10*17m) Von Neumann présente le concept de programme enregistré 1948 Bardeen, Brattain et Shockley (Bells Labs) inventent le transistor bipolaire 1er ordinateur le SSEC d’IBM 1950 1er circuit reconfigurable « the fuse configurable diode matrix » Harris Semiconductor 1958 Jack Kibly invente le circuit intégrée, brevet Texas Fairchild dépose un brevet sur la fabrication des CI par procédé Planar 1962 Famille TTL

43. Historique 1968 Famille MOS Robert Noyce et Gordon Moore créer une startup : intel 1er PLA « read only associative memory ROAM » IBM 1969 Neil Amstrong marche sur la Lune 1970 Introduction du terme PAL Texas Instrument 1ère ROM, Harris Semiconductor 1971 intel, 1er UV-PROM (effaçable par UV) 1972 Intel, 1er processeur : 4004 1973 André Truong et Francis Grenelle mettent au point et commercialisent le 1er micro-ordinateur du monde, le Micral, made in France ! 1975 Un certain Bill Gates fonde une petite société d’informatique : Microsoft 1978 1ère famille PAL commerciale, MMI 1980 Premiers microprocesseurs 32 bits chez intel et Motorola 1981 IBM lance le PC

44. Historique 1983 1er GAL effaçable électriquement, Lattice 1984 Apple lance le Macintosh 1984 Introduction du FPGA par XILINX : le XC2000 (de 600 à 1500 portes) création de la société ALTERA Technologie CMOS UV-EPROM 1985 mise sur le marché du 1er FPGA XILINX 1992 1er FPGA Altera : le Flex 8000 (15 000 portes max) 1993 Technologie EEPROM 2001 Lancement du Virtex II Xilinx (jusqu’à 10 millions de portes) 2005 FPGA avec des capacités supérieures à 50 millions de portes fonctionnant à des fréquences surpassant les 500 MHz

45. Marché des FPGA

46. Marché des FPGA

47. Marché des FPGA

48. 0.18 µ six couches de métal 0.35 µ quatre couches de métal 0.25 µ cinq couches de métal 0.6 µ trois couches de métal 0.5 µ trois couches de métal 100% 78% 32% 19% 12% 1994 1998 1995 1996 1999 Évolution de la technologie Évolution de la technologie Technologie : Taille relative : Année : 2002 : techno cuivre 0.13 µm à 8 couches de métal 2004 : techno cuivre 0.09 µm à 12 couches de métal (200 000 portes/mm²)

49. Évolution de la technologie La technologie cuivre (aujourd’hui maîtrisée) permet d’augmenter la rapidité des circuits donc d’augmenter les fréquences de fonctionnement

50. Ressources surnuméraires déconnectables permettent de prévoir le % de perte à la fabrication Problèmes techniques Pourcentage de perte à la fabrication du à l’augmentation de la taille des wafers (de 200 à 300 mm) => 300 mm 200 mm