1 / 13

Arhitecturi tipice circuitelor programabile

Arhitecturi tipice circuitelor programabile. FPD (field-programmable devices) SPLD (simple programmable logic devices) PLA (programmable logic array) PAL (programmable array logic) CPLD (complex programmable logic devices) FPGA (field programmable gate array)

phillipa-mark
Download Presentation

Arhitecturi tipice circuitelor programabile

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Arhitecturi tipice circuitelor programabile • FPD (field-programmable devices) • SPLD (simple programmable logic devices) • PLA (programmable logic array) • PAL (programmable array logic) • CPLD (complex programmable logic devices) • FPGA (field programmable gate array) Vom numi deci FPD orice tip de circuit integrat dedicat implementarii digitale hardware.

  2. A B C F0 F1 F2 F3 PLA • Este un FPD relativ mic care contine doua nivele de logica, un front SI si un front SAU, ambele programabile

  3. PAL • Este un FPD relativ mic care contine doua nivele de logica, un front SI si un front SAU, primul fiind programabil, iar cel de-al doilea fix ( o anumita coloana de porti SAU are acces doar la un anumit set de termeni SI)

  4. CPLD • Este un PLD complex care grupeaza intr-un singur chip mai multe blocuri de tip SPLD.

  5. FPGA • Acestea sunt cele mai avansate elemente din familia de FPD, prezentand cea mai inalta capacitate logica. FPGA se diferentiaza de CPLD in primul rand prin resurse al caror numar de intrari este mai mic, permitand utilizarea mai eficienta a acestora.

  6. FPGA • Arhitectura programabila de CLB ( Configurable Logic Blocks) • Perimetru de IOB ( Input/Output Blocks) grupat in bancuri dupa standardul electric utilizat • Multiple DLL ( Delay-Locked Loops) / DCM (Digital Clock Manager) corespunzatoare zonelor chipului • Coloane de BRAM (Block RAM) situate intre CLB si IOB

  7. Efecte ale constrangerilor de implementare • Viteza circuitelor:

  8. Efecte ale constrangerilor de implementare Inserarea bistabililor in lanturile de logica asigura o viteza de functionare mai mare, dar in acelasi timp produc si un delay de procesare mai ridicat. • Puterea disipata: depinde de numarul de tranzitii al semnalelor pe unitatea de timp • Aria ocupata: utilizarea resurselor depinde de complexitatea procesarii digitale. Arie mare => disponibilitate de resurse scazuta => rute lungi => viteza scazuta a sistemului

  9. Efecte ale constrangerilor de implementare • Programarea FPD Fiecare etapa se realizeaza cu ajutorul unor programe specifice Etapa de configurare necesita hardware specific tipului de arhitectura in care este utilizat FPD

  10. Efecte ale constrangerilor de implementare • Hazardul: Daca timpul de parcurgere al rutelor insumat cu timpii de comutare al elementelor de logica nu este mai mic decat perioada ceasului de sistem, elementele sincrone ale acestuia pot stoca valori tranzitorii ale semnalelor Evitarea acestor situatii se fece prin intermediul constrangerilor de timp impuse de utilizator in etapa de implementare

More Related