hardware description language aula 4 ahdl conclus o vhdl introdu o
Download
Skip this Video
Download Presentation
Hardware Description Language Aula 4 – AHDL ( conclusão) VHDL (introdução)

Loading in 2 Seconds...

play fullscreen
1 / 33

Hardware Description Language Aula 4 – AHDL ( conclusão) VHDL (introdução) - PowerPoint PPT Presentation


  • 100 Views
  • Uploaded on

Hardware Description Language Aula 4 – AHDL ( conclusão) VHDL (introdução). Prof. Afonso Ferreira Miguel, MSc. AHDL. Registradores. TRI\_STATE\_NODE. AHDL. Registradores Bidirecionais. 1. e1/1. e0/0. 0. 0. 1. 1. 0. 0. e2/2. e3/3. 1. AHDL. Máquinas de estado de MOORE.

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'Hardware Description Language Aula 4 – AHDL ( conclusão) VHDL (introdução)' - octavia-stevens


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
hardware description language aula 4 ahdl conclus o vhdl introdu o

Hardware Description LanguageAula 4 – AHDL (conclusão)VHDL (introdução)

Prof. Afonso Ferreira Miguel, MSc

slide2
AHDL
  • Registradores
slide3
TRI_STATE_NODEAHDL
  • Registradores Bidirecionais
slide4
1

e1/1

e0/0

0

0

1

1

0

0

e2/2

e3/3

1

AHDL
  • Máquinas de estado de MOORE

Clique aqui para pegar o código fonte

slide5
AHDL
  • Exercício 10
    • Implementar uma máquina de estado de MOORE com 4 bits de entrada (+ o clock) e 1 bit de saída. O bit de saída inicialmente deve apresentar o valor ZERO, e deve ir para UM quando receber na entrada o valor 15. Caso ele receba a seqüência 7, 4, 3 a máquina deve voltar ao seu estado inicial ZERO.
slide6
Oops!

0/0

1/0

e1

e0

0/0

1/0

1/1

0/0

e2

AHDL
  • Máquinas de estado de MEALY
slide7
AHDL
  • MOORE x MEALY
slide8
AHDL
  • Exercício 11
    • Modificar o exercício 10 para convertê-lo em uma máquina de MEALY. Avaliar o comportamento assíncrono da entrada e saída.
slide10
AHDL
  • 8051 - OpenCore
slide11

VHDL

Prof. Afonso Ferreira Miguel, MSc

vhdl introdu o
VHDL - Introdução
  • USA DoD  VHSIC Program
    • VHSIC = Very Hight Speed Integrated Circuit
  • VHDL = VHSIC Hardware Description Language
    • 1ª Versão  1985;
    • Padronizado pelo IEEE
    • ASICS
vhdl design tools
VHDL – Design Tools
  • Algumas ferramentas para HDL (síntese e simulação)
    • MAXPLUS II
    • QUARTUS
    • Verilog Mode
    • Cypress Warp
    • Silos Verilog HDL
    • Active-HDL
    • Model-Sim
    • Synopsys
    • Fusion/ViewSim
slide22
Exercício 1

Implementar e simular um Semi-Somador e um Somador-Completo em VHDL.

    • Criar o símbolo deste módulo;
    • Criar um Block Diagram (chamado de SOMA) e incluir um Semi-Somador e dois Somadores-Completos para implementar a função de soma de 3 bits:
        • entradas: A2,A1,A0 e B2,B1,B0;
        • saídas: Cout, S2,S1,S0.
    • Compilar e simular o circuito final
  • Lembrando...
    • Semi somador:
      • S = A XOR B
      • C = A AND B
    • Somador Completo
      • S = (A XOR B) XOR Cin
      • Cout = ((A XOR B) AND Cin) OR (A AND B)
slide27
Exercício 2

Modificar o exercício 1 para utilizar signal no somador completo.

slide30
Exercício 3

Implementar em VHDL um multiplexador de 4 canais por 4 bits com controle de habilitação. Se não estiver habilitado, a saída deve ficar com o valor “F”.

ad