Inyección de fallas transitorias inducidas por radiación en estructuras analógicas CMOS.

1. Fabricio N. Altamiranda Facundo J. Ferrer Inyección de fallas transitorias inducidas por radiación en estructuras analógicas CMOS.

2. Contexto • Título del Proyecto: • "Errores en sistemas de procesamiento de datos debido a eventos transitorios en interfaces analógicas: aportes a la mitigación de los mismos.“ • Acreditado y financiado por la Secretaría de Ciencia y Tecnología de la UTN y por el Ministerio de Ciencia y Tecnología de la Provincia de Córdoba. • Participan en el proyecto dos grupos de investigación • Grupo de desarrollo electrónico e instrumental-Facultad de Matemática, Astronomía y Física de la Universidad Nacional de Córdoba • Grupo de estudios en calidad en mecatrónica (GECAM). Facultad Regional Villa María-Universidad Nacional de Córdoba.

3. Índice

4. SEE: Que es? “Un Evento de Efecto Único (SEE) es cualquier cambio medible u observable, en el estado o rendimiento, de un dispositivo, componente, subsistema o sistema (analógico o digital) micro-electrónico, resultado del impacto de una única partícula de alta energía.”

5. SEE: Como se produce?

6. SEE: Efecto en Semiconductores

7. SEE: Clasificación • Tipo de Ionización • Directa • Iones Pesados • Indirecta • Partículas Ligeras (protones, electrones, neutrones). • Desencadenamiento de reacciones nucleares. • Tipo de Efecto • Enclavamiento de Evento Único (SEL) • Destrucción de Evento Único (SEB) • Perturbación de Evento Único (SEU) • MSB (Multiple Bits) • SEFI (Functionality Interrupt) • SET (transitorios)

8. Índice

9. ASET: Porque el análisis? • En periodos de alta actividad solar, las llamaradas solares afectan desde dispositivos micro-electrónicos hasta tendidos eléctricos y comunicaciones satelitales. • Con el constante avance en los procesos litográficos, las tecnologías de fabricación de circuitos integrados se vuelven mas vulnerables a estos efectos. • Dentro de los tipos de SEEs, los SEUs son los de mayor registro en dispositivos terrestres. • El estudio de los SETs en dispositivos digitales se encuentra ampliamente cubierto en comparación con los analógicos.

10. ASET: Modelo • Modelo Exponencial • Proceso de recolección de cargas. • Mayor procesamiento computacional. • Modelo Trapezoidal • Proceso de difusión de cargas. • Fin de perturbación bien definido.

11. Índice

12. DISEÑO: Plataformas • GNU Linux. • Herramientas de código abierto. • Licencia gratuita. • Lenguajes de programación utilizados: • PERL • BASH scripting • Microsoft Windows. • Herramientas propietarias. • Licencias pagas (UCC). • Lenguajes de programación utilizados: • Python • BATCH scripting http://www.gpleda.org http://www.cadence.com

13. DISEÑO: Arquitectura • Requisitos del conversor: • 6 bits de resolución de salida. • Frecuencia de funcionamiento de 100KHz. • Tensiones de alimentación 3.3voltios. • Rango de conversión de 0 a 1 voltio. • Tecnología de diseño: IBM Semiconductor 0.18 Micron 7RF CMOS Process

14. DISEÑO: Comparador • Características: • Ganancia > 24.500.  • Corrientes de Bias: 105uA. • Corriente en rama de salida: 1.05mA. • Tensión de Bias: 1V. • VINpos cumple: 1V < VINpos < Vref • Tiempo de respuesta escalón tLH < 7.5 uS. • Tiempo de respuesta escalón tHL < 3.5uS. • Máximo Offset de cruce entre: -0.1mV y 0.2mV

15. DISEÑO: Compuertas • Compuertas: • Lógica NAND de 2, 3, 4, y 8 entradas y lógica INVERSORA. • Cruce simétrico de compuertas (1.4v - 1.7v) • Tiempo de respuesta escalón tHL < 100pS. • Tiempo de respuesta escalón tLH < 90pS.

16. DISEÑO: Decodificador • Decodificador • Compuertas NEGADORAS y NANDs de 2, 4 y 8 entradas. • Excursión de la señal de entrada 0 a 2 voltios. • Tiempo de retardo tLH < 790 pS. • Tiempo de retardo tHL < 260 pS. • 2 entradas de conexión de alimentación. • 63 entradas de código termómetro. • 6 salidas de código binario. • Error digital 1/2LSB =5mV.

17. DISEÑO: Flash

18. Índice

19. INYECCIÓN 7 441 Puntos de inyección: 64 niveles de tensión: 28.224 56.448 por 2 tipos de fallas:

20. INYECCIÓN: Manual

21. INYECCIÓN: Manual • Falla: TRAPEZOIDAL • VREF: 1.315 voltios • Nodos de conexión: • La señal de entrada se conecta a la entrada inversora (INNEG) • La señal de referencia se conecta a la entrada no-inversora (INPOS) • Nodos de inyección: • NDout_N • Ndout_P • Nodo graficado: • NDOUT=Salida del comparador (OUT).

22. INYECCIÓN: Manual • Transistor de inyección: • NDout_P (inyección en drenador de transistor P) • Al inicio: • Vin = VREF+8mV = 1.323V => CERO • Vin = VREF+5mV = 1.320V => CERO • Vin = VREF-5mV = 1.310V => UNO • Vin = VREF-8mV = 1.307V => UNO • Luego de la inyección: • Cambio de estado lógico: • Vin = VREF+8mV = 1.323V => UNO • Vin = VREF+5mV = 1.320V => UNO • Variaciones de tensión • Vin = VREF-5mV = 1.310V => UNO + mV. • Vin = VREF-8mV = 1.307V => UNO + mV.

23. INYECCIÓN: Manual CONSIDERACIONES • Máxima variación ocurrida a la salida durante la simulación. • Duración desde el inicio del evento hasta el restablecimiento de la tensión de salida. COMPARACIONES • Distinta duración de los eventos. • Variaciones de tensiones similares. • Similitud en agrupación de eventos.

24. INYECCIÓN: Automática

25. INYECCIÓN: Automática • La campaña de inyección automática se dividió en 4 etapas:

26. INYECCIÓN: Automática

27. INYECCIÓN: Automática

28. INYECCIÓN: Automática • Simulación • Medición de tiempos y puesta a punto de Configuración del ambiente virtualizado • Simulación y almacenamiento en la base de datos

29. INYECCIÓN: Automática • Pre-análisis • Determinación de nodos con salidas erróneas. • Determinación de la duración del evento. • Determinación de las variaciones de amplitud. • Generación e importación automática de tablas.

30. Índice

31. ANÁLISIS: Resultados • Falla tipo trapezoidal: • Genera mayor cantidad de errores. • Afecta en 93% a transistores PMOS. • Genera mayor perturbación en el equilibrio de las corrientes de los nodos afectados. • Falla tipo exponencial: • Afecta en mayor medida a transistores tipo N. (63% NMOS y 37% PMOS)

32. ANÁLISIS: Resultados • La cantidad de errores aumenta con: • Aumento de la tensión de entrada. • Trapezoidal: Acelerado y lineal. • Exponencial: Lento y escalonado. • Y disminuye con: • Aumento en el comparador inyectado (aumento la tensión de referencia conectado a él). • Comparador 32 no posee lógica conectada a su salida.

33. ANÁLISIS: Resultados • El nodo NDOUT_P (transistor M12) es el nodo más sensible del circuito • El nodo NDNEG_P (transistor M3) es el menos sensible del circuito • Bit MSB: • El total de las fallas exponenciales repercutieron en él. • No posee lógica combinacional adherida. • Bit LSB: • El bit con mayor cantidad de fallas. • La lógica combinacional provee un efecto de filtrado .

34. ANÁLISIS: Conclusiones • CONCLUSIONES • Se determinó la sensibilidad del circuito a los diferentes tipos de fallas. • Se estableció una clara dependencia entre el aumento de la sensibilidad del circuito con el aumento de la señal de entrada. • Los errores disminuyen siguiendo una relación lineal a medida que la señal de referencia en los comparadores va aumentando. • Se identificó al nodo más sensible de cada comparador (NDOUT_P ). • Se pudo determinar que la lógica combinacional ofrece un efecto de filtrado luego de observar que todos los errores para la falla exponencial ocurrieron al inyectarse en el comparador 32. • Los transistores del tipo P representan 2.023 errores contra 274 ocurridos por inyecciones en transistores N, quedando así determinada su sensibilidad.

35. ANÁLISIS: Trabajos futuros • TRABAJOS FUTUROS • Se podría analizar el efecto producido al adicionar dos inversores en serie a la salida del comparador 32. Esta modificación no alteraría la función lógica, pero si agregaría un efecto de filtrado similar al de las demás compuertas. • Se podrían realizar pruebas de re-dimensionamiento del transistor P conectado al nodo NDOUT, o adicionar al circuito alguna topología especial de control de corriente en la rama.

36. ANÁLISIS: Conocimientos adquiridos • Diseño analógico/digital. • Efecto de la radiación en semiconductores. • Entornos de desarrollo micro-electrónico bajo diferentes sistemas operativos. • gEDA (Linux) • OrCAD (Windows) • Entorno de desarrollo de aplicaciones. • Python • Qt4 • Microsoft Office (procesador de textos, de hojas de calculo y de presentaciones) • Tortoise SVN (Google Code – http://fiocs.googlecode.com)

37. Gracias