1 / 19

Stephan Hermanns

Architekturkonzepte für semi-synchrone Controller auf der Basis der Asynchronen Wave Pipeline Schaltungstechnik. Stephan Hermanns. Sorin Alexander Huss. Stephan Hermanns:. Architekturkonzepte für semi-synchrone Controller auf der Basis der Asynchronen Wave Pipeline Schaltungstechnik.

miller
Download Presentation

Stephan Hermanns

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Architekturkonzepte für semi-synchrone Controller auf der Basis der Asynchronen Wave Pipeline Schaltungstechnik Stephan Hermanns Sorin Alexander Huss

  2. Stephan Hermanns: Architekturkonzepte für semi-synchrone Controller auf der Basis der Asynchronen Wave Pipeline Schaltungstechnik

  3. Controller (FSM)         Controller + Waves = unabhängige Automaten Automat N N unabhängigeparallele Automaten Automat 1 (Async.) Wave Pipeline N Datenwellen Request

  4. Folgezustand nAutomat 2 Problem:Synchronisationvon Eingabe- und Zustandswellen 2 Zustand nAutomat 1 1 1 5 4 3 2 1 5 4 3 Folgezustand nAutomat 3ist fast fertig Eingabe nAutomat 1 Welle, Automat 4 5 4 3 Ausgabe nAutomat 3 4 Timing der parallelen Automaten und Synchronisationproblem

  5. Eingangs-signalform InternerGatterzustand Variationen in … Temperatur Geometrie Spannung   Delay und tzz+ nicht exakt bekannt. Aber: Intervall für Zustandswechsel bekannt, wenn Startzeitpunkt der Berechnung bekannt Problem: Delay-Variationen Delay-Variationen in WP-Gatterstrukturen

  6. Anforderungen an WP-Gatterstrukturen Signal 1gültig Überlappungzw. Signal 1/2 Mindestabstandzweier Wellen Meta-/Kontroll-information Zeigt Gültigkeit des2. Signals an Signal 2ungültig/keine Daten

  7. Das wird eng… 2 Maximalabstandwurde überschritten,z. B. durch akkumulierte Delay-Variationen Treff‘ ich michmit 2 oder 3?! 1 3 2 1 5 4 3 Bin gleich fertig Schaltwerke mit WP: Zusätzliche Anforderungen Wellen für NAutomaten brauchen RaumMaximalabstand und -ausdehnung Zustand darf Startzeitpunkt nicht (mit-)bestimmen (Maximalabstand kann überschritten werden)

  8. C Architekturen zur Synchronisation vonEingabe- und Zustandswellen Asynchrones Protokoll durchMuller-C Elemente Eingabe- vor Zustandssignalen stabil Zustands- vor Eingabesignalen stabil

  9. Synchronisation: Asynchrones Protokoll durch Muller-C Elemente Meta-/Kontroll-informationderZustandssignale  C Meta-/Kontroll-informationderEingabesignale  • Nachteile: • Hohe Latenz und längerdauernde Überlappung • C Elemente für Speed-independent Modelle gedacht.WP basiert auf Bounded-Wire-and-Delay Modell • Zustandsdatenwellen bestimmen Startzeitpunkte mit

  10. C Architekturen zur Synchronisation vonEingabe- und Zustandswellen Asynchrones Protokoll durchMuller-C Elemente Eingabe- vor Zustandssignalen stabil Zustands- vor Eingabesignalen stabil

  11. Eingabe Startzeitpunktewerden der Umgebung gemeldet X Zustand  Meta-/Kontroll-informationderZustandssignale Z  Synchronisation: Eingabe- vor Zustandssignalen stabil Eingabe wird vor Zustand gültig • Nachteile: • Zustandsdatenwellen bestimmen Startzeitpunkte • Vorteile: • Niedrige Latenz des Synchronisierers

  12. C Architekturen zur Synchronisation vonEingabe- und Zustandswellen Asynchrones Protokoll durchMuller-C Elemente Eingabe- vor Zustandssignalen stabil Zustands- vor Eingabesignalen stabil

  13. Eingabe Die erste Welle im Burstzeigt denAnfang eines Bursts an X t Zustand  Z Meta-/Kontroll-informationderEingabesignale t  Burst X fest variabel t Synchronisation: Zustands- vor Eingabesignalen stabil Zustand wird vor Eingabe gültig • Nachteile: • Gruppen (Bursts) von NisochronenEingabewellen nötig • Vorteile: • Bursts untereinander anisochron (geringere mittl. Latenz) • Niedrige Latenz des Synchronisierers

  14. T = -5 … 85ºC U = 3,3V keine PV 2,5 ns 3,16 ns 150 ps 600 ps 2 Anwendung: Sequentieller 32bit Multiplizierer Kern: 16bit Brent-Kung Addierer Schaltungstechnik: Self-Resetting CMOS (SRCMOS) Technologie: 0,35µm CSD (AMS)

  15. Vergleich mit synchronen Wave Pipelines Zusammenfassung • Synchrone Wave Pipelines • Die Latenz wird durch den Worst Case bestimmt • explizite Speicherelemente und Taktsignal(e) erforderlich • keine Reduzierung der Leistungsaufnahme wenn Idle • Schaltwerke mit Asynchronen Wave Pipelines • Latenz wird im Mittel reduziert • Keine Speicher außer Parasiten / kein Takt nötig, aber • Verteilung des Request-Signals erfordert ähnliche, lokale Behandlung

  16. Delay-Variation durch Temperatur -5ºC 2,5ns 85ºC 3,16ns

  17. Delay-Variation durch Gatterzustand 2ps

  18. Elliptic Curve Crypto Chip

More Related