slide1 n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
Introducción a los Sistemas Lógicos y Digitales 2007 PowerPoint Presentation
Download Presentation
Introducción a los Sistemas Lógicos y Digitales 2007

Loading in 2 Seconds...

play fullscreen
1 / 72

Introducción a los Sistemas Lógicos y Digitales 2007 - PowerPoint PPT Presentation


  • 118 Views
  • Uploaded on

Análisis. Análisis y Síntesis. Métodos de análisis: Tabla de verdad. Heurístico. Diagramas de estado. Simulación. Test del hardware. etc. Introducción a los Sistemas Lógicos y Digitales 2007. Análisis. Análisis y Síntesis. Ejemplo de análisis heurístico

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

Introducción a los Sistemas Lógicos y Digitales 2007


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
slide1

Análisis

Análisis y Síntesis

Métodos de análisis:

Tabla de verdad.

Heurístico.

Diagramas de estado.

Simulación.

Test del hardware.

etc.....

Introducción a los Sistemas Lógicos y Digitales 2007

slide2

Análisis

Análisis y Síntesis

Ejemplo de análisis heurístico

(planteo de ecuaciones y análisis

de diagramas de tiempo)

Introducción a los Sistemas Lógicos y Digitales 2007

slide3

Análisis

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide4

Análisis

Análisis y Síntesis

Suponiendo que la entrada X

se mantiene constante, se

observa que las salidas cambian

de tal forma que si X=0, las

mismas evolucionan como un

contador binario regresivo.

Si en cambio, X=1, el modo de

conteo es progresivo.

Introducción a los Sistemas Lógicos y Digitales 2007

slide5

Análisis

Análisis y Síntesis

Ejemplo de planteo

de ecuaciones

y análisis de diagramas

de estados)

Introducción a los Sistemas Lógicos y Digitales 2007

slide6

Análisis

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide7

Análisis

Análisis y Síntesis

Ejemplo de planteo de ecuaciones

y análisis de diagramas de estados)

Partimos del siguiente

circuito:

Introducción a los Sistemas Lógicos y Digitales 2007

slide8

Análisis

Análisis y Síntesis

Este circuito puede ser un detector de secuencia cíclico de una entrada

serie tal que si la secuencia es "100" sacará un 1 por la salida, caso

contrario quedará siempre en 0.

Además, el siguiente bit después de detectar la secuencia correcta es

descartado.........

Introducción a los Sistemas Lógicos y Digitales 2007

slide9

Análisis

Análisis y Síntesis

Simulación del circuito anterior

En este ejemplo, se realiza una posterior simulación por software

con entrada por esquemático (MaxPlus-II) con lo cual puede ayudar

a estudiar el comportamiento del circuito ya sea para estudiar un

circuito desconocido como también para verificar el comportamiento

de uno que se está diseñando.

Introducción a los Sistemas Lógicos y Digitales 2007

slide10

Síntesis

Análisis y Síntesis

Métodos de síntesis:

Heurístico basado en:

Tabla de verdad.

Ecuaciones lógicas.

Diagramas de Karnaugh.

Diagramas de estados.

Algoritmos de síntesis.

Diseño basado en Lenguaje de Descripción del Hardware (HDL)

etc.....

Introducción a los Sistemas Lógicos y Digitales 2007

slide11

Análisis y Síntesis

Ejemplo de método heurístico:

Detector de secuencia 1011 que permite solapamiento.

Introducción a los Sistemas Lógicos y Digitales 2007

slide12

Síntesis por Diagramas de estados

Análisis y Síntesis

entradas

Bloque

combinatorio

salidas=función (entradas, estado actual)

salidas del

bloque de

memoria

Bloque de

memoria

entradas

Bloque

combinatorio

salidas=función (entradas, estado actual)

salidas del

bloque de

memoria

Bloque de

memoria

Modelo de Mealy

La(s) salida(s) depende(n) de la(s)

entrada(s) y del estado actual.

Modelo de Moore

La(s) salida(s) depende(n) del

del estado actual.

Introducción a los Sistemas Lógicos y Digitales 2007

slide13

Síntesis por Mealy

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide14

Síntesis por Mealy

Análisis y Síntesis

Tablas de transición para generar el siguiente estado

Introducción a los Sistemas Lógicos y Digitales 2007

slide15

Síntesis por Mealy

Análisis y Síntesis

Si la entrada en S0 cambia de 0 a 1, la salida sigue a la entrada sin importar si el reloj habilita el cambio.

ESTO PUEDE TRAER PROBLEMAS EN DISEÑOS MAS COMPLEJOS....!!!!!!!!!!!!!!

Introducción a los Sistemas Lógicos y Digitales 2007

slide16

Síntesis por Moore

Análisis y Síntesis

Diseño de circuito monoestable disparado por flanco ascendente

Introducción a los Sistemas Lógicos y Digitales 2007

slide17

Síntesis por Moore

Análisis y Síntesis

Tablas de transición para generar el siguiente estado

Introducción a los Sistemas Lógicos y Digitales 2007

slide18

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide19

Síntesis por Moore

Análisis y Síntesis

Por Moore el mismo

problema generó un

hardware mas complejo

pero con la salida sin

depender de la

entrada, salvo en

cada flanco de reloj.

Introducción a los Sistemas Lógicos y Digitales 2007

slide20

Síntesis por Moore

Análisis y Síntesis

Diseñar en base a un flip-flop JK un circuito que responda

con el siguiente diagrama de estados:

Introducción a los Sistemas Lógicos y Digitales 2007

slide21

Síntesis por Moore

Análisis y Síntesis

El diagrama de estados corresponde a un flip-flop "JK"

Introducción a los Sistemas Lógicos y Digitales 2007

slide22

Análisis y Síntesis

Síntesis por Moore

Introducción a los Sistemas Lógicos y Digitales 2007

slide23

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide24

Síntesis por Mealy

Análisis y Síntesis

Contador binario progresivo-regresivo de 2 bits

Introducción a los Sistemas Lógicos y Digitales 2007

slide25

Síntesis por Mealy

Análisis y Síntesis

Contador binario progresivo-regresivo de 2 bits

Introducción a los Sistemas Lógicos y Digitales 2007

slide26

Síntesis por Mealy

Análisis y Síntesis

Contador binario progresivo-regresivo de 2 bits

Introducción a los Sistemas Lógicos y Digitales 2007

slide27

Síntesis por Moore

Análisis y Síntesis

Diseño de contador

progresivo-regresivo

con FF "D" y "JK"

Introducción a los Sistemas Lógicos y Digitales 2007

slide28

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide29

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide30

Síntesis por Mealy

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide31

Síntesis por Mealy

Análisis y Síntesis

Ejemplo de diseño con estados redundantes

Diseño final con

la redundancia

Introducción a los Sistemas Lógicos y Digitales 2007

slide32

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide33

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide34

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide35

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide36

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide37

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide38

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide39

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide40

Análisis y Síntesis

"1"

Introducción a los Sistemas Lógicos y Digitales 2007

slide41

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide42

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide43

Síntesis por Moore

Análisis y Síntesis

Detector de paridad par en

formato serie de 2 bits de

magnitud

Introducción a los Sistemas Lógicos y Digitales 2007

slide44

Síntesis por Moore

Análisis y Síntesis

Diseño de comparador de magnitud serie de dos números sin

signo (A y B) donde se transmite el bit mas significativo primero

Las salidas Z1Z0 deben cumplir con la

siguiente tabla:

Si A>B => Z1Z0=10

Si A<B => Z1Z0=01

Si A=B => Z1Z0=11

Si se está comparando => Z1Z0=00

AB

Z1Z0

A1..A0

B1..B0

CLK

Z1

Z0

Introducción a los Sistemas Lógicos y Digitales 2007

slide45

Síntesis por Moore

Análisis y Síntesis

Detector de la secuencia "101" sin solapamiento

Introducción a los Sistemas Lógicos y Digitales 2007

slide46

Síntesis por Moore

Análisis y Síntesis

Detector de

la secuencia

"101" sin

solapamiento

Introducción a los Sistemas Lógicos y Digitales 2007

slide47

Síntesis por Moore

Análisis y Síntesis

Comando de un motor con dos pulsadores A y B

Introducción a los Sistemas Lógicos y Digitales 2007

slide48

Síntesis por Moore

Análisis y Síntesis

Comando de un motor con dos pulsadores A y B

Introducción a los Sistemas Lógicos y Digitales 2007

slide49

Síntesis por Moore

Análisis y Síntesis

Monoestable de 3 ciclos de reloj en alto NO REDISPARABLE

Introducción a los Sistemas Lógicos y Digitales 2007

slide50

Síntesis por Moore

Análisis y Síntesis

Monoestable de 3 ciclos de reloj en alto NO REDISPARABLE

Introducción a los Sistemas Lógicos y Digitales 2007

slide51

Síntesis por Moore

Análisis y Síntesis

Monoestable de 3 ciclos de reloj en alto NO REDISPARABLE

Introducción a los Sistemas Lógicos y Digitales 2007

slide52

Síntesis por Moore

Análisis y Síntesis

Detector de número impar en formato serie cíclico, siendo el

primer bit de entrada de cada secuencia, el MSB.

Introducción a los Sistemas Lógicos y Digitales 2007

slide53

Síntesis por Moore

Análisis y Síntesis

Controlador de motor paso a paso

Introducción a los Sistemas Lógicos y Digitales 2007

slide54

Síntesis por Moore

Análisis y Síntesis

Controlador de motor paso a paso

Introducción a los Sistemas Lógicos y Digitales 2007

slide55

Síntesis por Moore

Análisis y Síntesis

Controlador de motor paso a paso

Introducción a los Sistemas Lógicos y Digitales 2007

slide56

Síntesis por Moore

Análisis y Síntesis

Controlador de motor paso a paso

Introducción a los Sistemas Lógicos y Digitales 2007

slide57

Síntesis por Moore

Análisis y Síntesis

Circuito monoestable

disparado por flanco

descendente NO

REDISPARABLE

Introducción a los Sistemas Lógicos y Digitales 2007

slide58

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide59

Síntesis por Moore

Análisis y Síntesis

Qué hacemos

con esta combinación??

Introducción a los Sistemas Lógicos y Digitales 2007

slide60

Síntesis por Moore

Análisis y Síntesis

El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora

del conversor analógico-digital.

Se debe sincronizar la actividad del ADC para que éste cambie los datos A y B cada 4 ciclos de

reloj de la máquina de estados.

Introducción a los Sistemas Lógicos y Digitales 2007

slide61

Síntesis por Moore

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide62

Síntesis por Moore en ambiente esquemático

Análisis y Síntesis

Circuito

monoestable

disparado por

flanco

ascendente

Introducción a los Sistemas Lógicos y Digitales 2007

slide63

Síntesis por Moore en ambiente esquemático

Análisis y Síntesis

Circuito

monoestable

disparado por

flanco

ascendente

Resultados de la simulación

Introducción a los Sistemas Lógicos y Digitales 2007

slide64

Análisis y Síntesis

Método de síntesis por HDL (Lenguaje de Descripción de Hardware)

Introducción a los Sistemas Lógicos y Digitales 2007

slide65

Síntesis por Moore en AHDL

Análisis y Síntesis

Detector de secuencia

"1000" sin solapamiento

Introducción a los Sistemas Lógicos y Digitales 2007

slide66

Síntesis por Moore en AHDL

Análisis y Síntesis

Detector de secuencia

"1000" sin solapamiento

Resultado de la simulación

Introducción a los Sistemas Lógicos y Digitales 2007

slide67

Síntesis por Moore en AHDL

Análisis y Síntesis

Diseño de contador binario progresivo-regresivo de 2 bits

Introducción a los Sistemas Lógicos y Digitales 2007

slide68

Síntesis por Moore en AHDL

Análisis y Síntesis

Resultado de la simulación

Introducción a los Sistemas Lógicos y Digitales 2007

slide69

Síntesis por Moore en AHDL

Moore ejemplo 3

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide70

Síntesis por Moore en AHDL

Moore ejemplo 3

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide71

Síntesis por Moore en AHDL

Moore ejemplo 4

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007

slide72

Síntesis por Moore en AHDL

Moore ejemplo 4

Análisis y Síntesis

Introducción a los Sistemas Lógicos y Digitales 2007