1 / 30

Xilinx 軟體簡介

Xilinx 軟體簡介. 主講人：林佳慶 http://www.cis.nctu.edu.tw/~jacklin/ jacklin@cis.nctu.edu.tw. Outline. 專案管理員介面 電路圖編輯器介面 電路圖繪製流程 邏輯電路模擬器介面 模擬電路流程. 開啟專案管理員. 開啟新專案 開啟存在的專案 確認. . . . 開啟新專案. 專案名稱 存放專案的路徑 型態參數 選擇 schematic Flow 設定視欲使用 的 FPGA demo board 型號. . . . XC4000XL.

lindsay
Download Presentation

Xilinx 軟體簡介

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Xilinx 軟體簡介 主講人：林佳慶 http://www.cis.nctu.edu.tw/~jacklin/ jacklin@cis.nctu.edu.tw

  2. Outline • 專案管理員介面 • 電路圖編輯器介面 • 電路圖繪製流程 • 邏輯電路模擬器介面 • 模擬電路流程

  3. 開啟專案管理員 • 開啟新專案 • 開啟存在的專案 • 確認   

  4. 開啟新專案 • 專案名稱 • 存放專案的路徑 • 型態參數 • 選擇schematic • Flow設定視欲使用 的FPGA demo board型號    XC4000XL 4010XLPC84

  5. 主要使用者介面 • 專案資訊視窗 • 功能視窗 • 主控台訊息視窗 • 電路圖編輯器 • 邏輯電路模擬器     

  6. 電路圖編輯器 • 功能表列 • 按鈕控制列 • 常用元件控制列 • 電路編輯區    

  7. 開啟符號工具箱 • 在功能表點選Mode->Symbols(F3)開啟或在 常用工具列點選 • 符號工具箱  

  8. 加入輸入／輸出 • 在符號工具箱內點選Hierarchy connector 圖樣或在常用工具列 點選 • 輸入Terminal名稱 • 選擇Terminal型態 • Input • Output • 確認後於編輯區任一 處按一下即完成新增     

  9. 加入輸入／輸出緩衝器 • 輸出、輸入信號要加上緩衝器，所以在符號工具箱中找到IBUF/OBUF，點選 • 於編輯區適當位置 處按一下完成新增  

  10. 加入邏輯閘 • 在符號工具箱中點選 對應邏輯閘符號 • 於編輯區適當位置 處按一下完成新增  

  11. 繪製連結線路 • 在常用工具列點選Draw Wire按鈕或在功能表點選Mode->Draw Wire(F4) • 在編輯區的任一物 件點一下為起點， 在終點物件點一下 即完成新增  

  12. 建立Netlist • 電路完成後，建立Netlist，在功能表 選擇option->create netlist • 輸入自定的檔名 (*.SCH) 

  13. 執行整合度測試 • 在功能表點選Option ->Integrity Test 

  14. 儲存電路圖 • 將儲存目前的電路圖(如果save選項反白的話，就表示已存檔了) (*.SCH) 

  15. 輸出Netlist • 因為沒有錯誤產生,所以我們可以繼續下面的步驟--將這個設計的netlist 輸出.這個netlist是從電路圖編輯器所產生出來的,用來描述何種型態的邏輯閘被使用,與邏輯閘之間的連接方式.這個netlist必須被輸出到特定的格式使得其他的工具能夠了解(例如模擬器).

  16. 輸出Netlist • Option->Export Netlist 

  17. 匯出Netlist cont. • 存檔時在下拉選單中選擇Edit200[*.EDN]， EDIF是FoundationImplementation的 標準格式

  18. 將電路圖加入至專題內 • 回到Project Manager視窗,我們就必須使得剛剛的*.SCH檔案變成我們專題的一部份.選擇Document->Add選項,列出所有*.SCH檔案.點選我們所要的檔案,然後點選OK按鈕.我們所選的檔案就會加到專題裡面

  19. 將電路圖加入至專題內 cont. • 成功加入後，在專案視窗 中會有電路圖的項目 (*.SCH)，檔案前面 會有個打勾的圖樣 Simulation

  20. 模擬測試結果 • 在Project Manager下點選Simulation可進入邏輯電路模擬器 • Step-by-step模擬 • 清除和重置waveform • 放大／縮小波形   

  21. 加入欲觀測訊號 • 在功能表點選Signals->Add Signals加入欲觀測訊號

  22. 加入欲觀測訊號 cont. • 在欲觀測的輸入輸出訊號上double click(or click “Add” button，待訊號上有紅色勾選 符號後即可 

  23. 新增模擬訊號 • 之後要來編輯欲輸入待測的訊號值 • 功能表點選Signals->Add Stimulator

  24. 編輯模擬訊號 • 增加模擬訊號可直接點選模擬器中的0/1訊號，拖曳到表單上，成功後表單上的輸入訊號欄會有B0~BF的顯示 

  25. 編輯模擬訊號 • Bc(B3B2B1B0):0000->0001->0010->0011->…->1111 • B15~B0的變化為一個16bit的counter • B1的週期為B0的兩倍，以此類推。 • NBc: inverse Bc

  26. Formula編輯器 • 可自行編寫formula進行輸入，在前一個視窗點選formula按鈕進入編輯器

  27. Formula編輯器 cont. • Double click欲編輯的stimulator • 在edit formula欄位編 輯，語法為： H2L3HL2 或者使用Wizard • 按下Accept • 結束按Close   電位高低 Clock數量 

  28. 執行模擬測試 • 按下step-by-step模擬鍵，即會產生輸入輸出的WaveForm • 按放大／縮小鍵將 波形調整至適合觀 察的大小  

  29. Xilinx環境變數的設定 • 我的電腦->click mouse’s right button->內容->進階->環境變數 • 在使用者環境變數中加入三種變數: PATH=C:\Xilinx\bin\nt XILINX=C:\Xilinx LM_LICENSE_FILE=2200@LICENSE

  30. 檔案放置 • 請存在自己的目錄下，不要存在temp下。 • 請幫忙刪除temp下的資料,Thanks. • 如發現使用他人資料來Demo，該次Lab(Demo,report)零分計算。

More Related