O rganisai dan arsitektur komputer

1. Pertemuan9 : CPU (CENTRAL PROCESSING UNIT) Organisai dan arsitektur komputer

2. KOMPONEN UTAMA CPU 1.ArihtmeticLogikalUnit (ALU) 2. Control Unit 3. Register 4. Internal Bus

3. Komponen Internal CPU

4. Detail CPU Internal Structure

5. FUNGSI UTAMA CPU • Fungsi CPU : Menjalankan program – program yang disimpandalammemoriutamadengancaramengambilinstruksi – instruksi, mengujiinstruksitersebutdanmengeksekusinyasatu persatu sesuai alur perintah. • Proseseksekusidalam CPU adadualangkah : 1. Fetch Instruction (MengambilInstruksi) 2. Execute instruction (PelaksanaanInstruksi)

6. GambarSiklusinstruksidasar

7. Siklus Fetch - Eksekusi

8. Instruction Addess Calculation (IAC), yaitumengkalkulasiataumenentukanalamatinstruksiberikutnya yang akandieksekusi. Biasanyamelibatkanpenambahanbilangantetapkealamatinstruksisebelumnya. Misalnya: bilapanjangsetiapinstruksi 16 bit padahalmemorimemilikipanjang 8 bit, maka tambahkan 2 ke alamat sebelumnya.

9. Instruction Fetch (IF), yaitumembacaataupengambilinstruksidarilokasimemorinyake CPU. • Instruction Operation Decoding (IOD), yaitumenganalisainstruksiuntukmenentukanjenisoperasi yang akandibentukdan operand yang akandigunakan. • Operand Address Calculation (OAC), yaitumenentukanalamat operand, halinidilakukanapabila melibatkan referensi operand pada memori.

10. Operand Fetch (OF), adalahmengambil operand darimemoriataudarimodul I/O. • Data Operation (DO), yaitumembentukoperasi yang diperintahkandalaminstruksi. • Operand store (OS), yaitumenyimpanhasileksekusikedalammemori.

11. Data Flow (Instruction Fetch) • Fetch • PC contains address of next instruction • Address moved to MAR • Address placed on address bus • Control unit requests memory read • Result placed on data bus, copied to MBR, then to IR • Meanwhile PC incremented by 1

12. Data Flow (Data Fetch) • IR is examined • If indirect addressing, indirect cycle is performed • Right most N bits of MBR transferred to MAR • Control unit requests memory read • Result (address of operand) moved to MBR

13. Data Flow (Fetch Diagram)

14. Data Flow (Execute) • May take many forms • Depends on instruction being executed • May include • Memory read/write • Input/Output • Register transfers • ALU operations

15. Data Flow (Interrupt) • Simple • Predictable • Current PC saved to allow resumption after interrupt • Contents of PC copied to MBR • Special memory location (e.g. stack pointer) loaded to MAR • MBR written to memory • PC loaded with address of interrupt handling routine • Next instruction (first of interrupt handler) can be fetched

16. Fungsi Interrupt • Fungsiinterupsiadalahmekanismepenghentianataupengalihanpengolahaninstruksidalam CPU kepada routine interupsi. • Tujuaninterupsisecaraumumuntukmenejemenpengeksekusian routine instruksi agar efektif dan efisienantar CPU dan modul – modul I/O maupunmemori

17. Data Flow (Interrupt Diagram)

18. Macam–macamkelassinyalinterupsi : • Program, yaituinterupsi yang dibangkitkandenganbeberapakondisi yang terjadipadahasileksekusi program. Contohnya: arimatika overflow, pembagiannol, oparasiilegal. • Timer, adalahinterupsi yang dibangkitkanpewaktuandalamprosesor. Sinyalinimemungkinkansistemoperasimenjalankanfungsitertentusecarareguler. • I/O, sinyalinterupsi yang dibangkitkanolehmodul I/O sehubunganpemberitahuankondisi error danpenyelesaiansuatuoperasi. • Hardware failure, adalahinterupsi yang dibangkitkanolehkegagalandayaataukesalahanparitasmemori.

19. Siklus eksekusi instruksi dengan interrupt

20. Untuksistemoperasi yang komplekssangat dimungkinkanadanya interupsiganda (multiple interrupt). Misalnya: Suatu komputer akan menerima permintaan interupsi saat proses pencetakandengan printer selesai, disampingitudimungkinkandarisalurankomunikasi akanmengirimkanpermintaaninterupsisetiap kali data tiba.

21. Duapendekatanuntukinterupsiganda: • Pengolahaninterupsiberurutan / sekuensial : menolakatautidakmengizinkaninterupsi lain saatsuatuinterupsiditanganiprosesor. Kemudiansetelahprosesorselesaimenanganisuatuinterupsimakainterupsi lain baruditangani. • Pengolahaninterupsibersarang : denganmendefinisikanprioritasbagiinterupsidan interrupt handler mengizinkaninterupsiberprioritaslebihtinggiditanganiterlebihdahulu

22. Transfer pengendalianpadainterupsiganda

23. Contohkasus: • suatusistemmemilikitigaperangkat I/O: printer, disk, dansalurankomunikasi, masing –masingprioritasnya 2, 4 dan 5. • Padaawalsistemmelakukanpencetakandengan printer, saatituterdapatpengiriman data padasalurankomunikasisehinggamodulkomunikasimemintainterupsi. • Prosesselanjutnyaadalahpengalihaneksekusiinterupsimudulkomunikasi, sedangkaninterupsi printer ditangguhkan. • Saatpengeksekusianmodulkomunikasiterjadiinterupsi disk, namunkarenaprioritasnyalebihrendahmakainterupsi disk ditangguhkan. • Setelahinterupsimodulkomunikasiselesaiakandilanjutkaninterupsi yang memilikiprioritaslebihtinggi, yaitu disk. • Bilanterupsi disk selesaidilanjutkaneksekusi interupsi printer. Selanjutnya dilanjutkan eksekusi program utama.

24. Pipelining • Fetch instruction • Decode instruction • Calculate operands (i.e. EAs) • Fetch operands • Execute instructions • Write result • Overlap these operations

25. Two Stage Instruction Pipeline

26. Six Stage Instruction Pipeline

27. REGISTER Memiliki 2 fungsi: • User Visibel Register • General Purpose Register • Register Alamat • Register Data • Register KodeStatusKondisi(Flag) 2. Control dan Status Register • Program Counter (PC) • 2. Instruction Register (IR) • 3. Memory Address Register (MAR) • 4. MemoriBuffer Register (MBR)