Download
1 / 11
120 likes | 431 Views
RELOJ DEL SISTEMA Y TEMPORIZADOR. Arquitectura de computadoras . Rubí Beltrán Ricardo Daniel Juárez Hernández. El reloj de una computadora se utiliza para dos funciones principales:.
E N D
RELOJ DEL SISTEMA Y TEMPORIZADOR. Arquitectura de computadoras. Rubí Beltrán Ricardo Daniel Juárez Hernández.
El reloj de una computadora se utiliza para dos funciones principales: • 1. Para sincronizar las diversas operaciones que realizan los diferentes subcomponentes del sistema informático. • 2. Para saber la hora.
El reloj físicamente es un circuito integrado que emite una cantidad de pulsos por segundo, de manera constante. • Al número de pulsos que emite el reloj cada segundo se llama Frecuencia del Reloj. • La frecuencia del reloj se mide en Ciclos por Segundo, también llamados Hertzios, siendo cada ciclo un pulso del reloj. • Como la frecuencia del reloj es de varios millones de pulsos por segundo se expresa habitualmente en Megaherzios.
El reloj marca la velocidad de proceso de la computadora generando una señal periódica que es utilizada por todos los componentes del sistema informático para sincronizar y coordinar las actividades operativas, evitando el que un componente maneje unos datos incorrectamente o que la velocidad de transmisión de datos entre dos componentes sea distinta.
Cuanto mayor sea la frecuencia del reloj mayor será la velocidad de proceso de la computadora y podrá realizar mayor cantidad de instrucciones elementales en un segundo. • El rango de frecuencia de los microprocesadores oscila entre los 4,77 megaherzios del primer PC diseñado por IBM y los 200 megaherzios de las actuales computadoras basadas en los chips Intel Pentium.
Temporización síncrona. • En la temporización síncrona, la aparición de un evento está determinada por el reloj. El bus incluye una línea de reloj que es común a todos los dispositivos, y se suelen sincronizar durante el flanco de subida. Casi todos los eventos duran un único ciclo de reloj.
Escritura: El procesador activa la señal WR#, que es la de escritura, y espera un tiempo, que es determinado por el procesador (no es una espera al otro dispositivo), y una vez transcurrido ese periodo de tiempo desactiva la señal de escritura, por lo que si el dispositivo de E/S no es suficientemente rápido la escritura no se realizará correctamente. Cabe destacar que en este tipo de temporización no se produce ninguna espera por parte del procesador ni por parte del periférico.
Lectura: El procesador activa la señal RD# que es la de lectura y espera un tiempo determinado por el mismo (como ocurría en el caso de la Escritura) y acto seguido lee del bus de datos la información, sin comprobar si esta contiene los datos válidos suministrados por el periférico.
Temporización asíncrona. • Generalmente se suele considerar que existe sólo una señal de sincronización llamada ACK (aunque puede haber tantas señales de sincronización como se necesiten y esto depende del hardware del dispositivo en cuestión). • Con este procedimiento mejoramos el rendimiento de las operaciones de E/S y impedimos que se produzcan los fallos en la escritura/lectura que podían suceder con la temporización síncrona para un dispositivo existente. Sin embargo al igual que en el caso síncrono se han de incorporar rutinas que determinen si se intenta acceder a un dispositivo inexistente o "desconectado" puesto que esto si provocaría errores (entraría en un bucle infinito esperando a ACK). La solución que generalmente se adopta es que el procesador da un tiempo límite de espera por encima del cual se genera una excepción y se aborta la operación E/S.
El funcionamiento de las operaciones de lectura y escritura es el siguiente: • Escritura: El procesador activa la señal de escritura, WR# y espera hasta que el periférico activa su línea de sincronización ACK, cuando esto sucede el procesador deshabilita la señal de escritura y se produce la escritura (y valga la redundancia) de los datos en el puerto del periférico correspondiente. Finalmente el periférico desactiva ACK. • Lectura: El procesador habilita la señal de lectura, RD# y espera hasta que el dispositivo le "indique" mediante ACK que los datos están listos para su lectura. Una vez que ACK esta activa el procesador lee los datos del bus de datos y desactiva la señal RD#. Finalmente el periférico reconoce la deshabilitación de RD# y este desactiva la señal de sincronización, ACK.
