1 / 35

The Metal Layers

The Metal Layers. CMOS Circuit design, Layout, and Simulation 3 rd Edition. Chapter 3. Hideki D. MIWA. 目次. 3.1. The Bonding Pad 3.2. Design and Layout Using the Metal Layers 3.3. Crosstalk and Ground Bounce. Chapter 3 メタル層. 回路素子 (MOSFET, キャパシタ，抵抗など ) は，メタル層でつながっている！ 材質は，アルミもしくは銅．

harley
Download Presentation

The Metal Layers

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. The Metal Layers CMOS Circuit design, Layout, and Simulation 3rd Edition Chapter 3 Hideki D. MIWA

  2. 目次 3.1. The Bonding Pad 3.2. Design and Layout Using the Metal Layers 3.3. Crosstalk and Ground Bounce

  3. Chapter 3メタル層 • 回路素子 (MOSFET, キャパシタ，抵抗など) は，メタル層でつながっている！ • 材質は，アルミもしくは銅． • 以下のテーマについて見ていきます． • ボンディング・パッドのレイアウト • メタル層のキャパシタンス • クロストーク • シート抵抗 • エレクトロ・マイグレーション

  4. 3.1. (ボンディング・)パッド ボンディング・ワイヤ ボンディング・パッド チップ (ダイ) パッケージ (ボード) なお，この章ではパッドの ESD (静電気放電=静電気のビリビリ) に対する 防護対策については扱わない．

  5. 3.1.1. パッドを置いてみる (1) • とりあえず置いてみました． 絶縁体 酸化膜

  6. 3.1.1. パッドを置いてみる (2) • Ex. 3.1. パッドの寄生容量は? • (答) = (底面の容量) + (周囲の容量) • Table 3.1 より，基板に対する メタル2 の容量はそれぞれ，14aF/um2, 81aF/um (a: atto*) • 計算して 0.172pF と出る． ■ (*)参考: Le Systeme International d'Unites (SI) 接頭語 yotta:1024, zetta:1021 , exa:1018 , peta:1015 , tera:1012, giga:109, mega:106, kilo:103, hecto:102, deca101 , deci:10-1, centi:10-2, milli:10-3, micro:10-6, nano:10-9, pico:10-12, femto:10-15, atto:10-18 , zepto:10-21, yocto:10-24

  7. 3.1.1. パッドを置いてみる (3) • Ex. 3.2. スケールファクタが 50nm の場合，レイアウト時のパッドの大きさは? • 最終的なパッドのサイズ (100um) をスケールファクタ (50nm) で割れば良い． • 100/0.05 = 2,000 • この時，寄生容量は変化するのか? • 変化しない． ■

  8. 3.1.1. パッドを置いてみる (4) • パッシベーション • 最も上層の絶縁体．チップが汚染されるのを防ぐ． • が，こいつがあるとパッドが表面に出てこない．→ワイヤを接続できんやないか! • OVGL (overglass layer) • パッシベーションを「剥ぐ」領域を指定． • PAD (pad layer) • パッドの領域を指定．

  9. 3.1.1. パッドを置いてみる (5) • OVGL を設定して，剥いでみました．

  10. 3.2. メタル層を利用した設計およびレイアウト • これまでに出てきたレイヤ: • NWEL (2章) • MET2, OVGL, PAD • これから出てくるレイヤ: • MET1, VIA1

  11. 3.2.1. Metal1, Via1 (1)

  12. 3.2.1. Metal1, Via1 (2)

  13. 3.2.2. 寄生成分 (1) • 寄生容量 • Table 3.1 の通り． • 寄生抵抗 • メタル層も，n-well 層と同様にシート抵抗で特徴づけできる． • ただし，n-well のシート抵抗と比較して圧倒的に小さいので，本書籍の例では 0.1/square • もちろん，via にも寄生抵抗がある．

  14. (参考) 抵抗率とシート抵抗 • 抵抗率 • 断面積s,長さlの物体の抵抗をRとするとき，R=pl/s の係数 p を抵抗率 [m] と定義した． • シート抵抗 (→p.37) • 抵抗率 p を深さ d で割ったもの Rsquare =p/t [] • R=pl/t/w = Rsquare∙l/w = Rsquare∙square l t s w w

  15. 3.2.2. 寄生成分 (2) • Ex. 3.3. スケールファクタが50nmのとき，Metal1 の 1mm x 200nm の配線の描画サイズはどうなるか? さらに，RC遅延を求めよ． • 描画サイズ L = 20,000, W = 4 • 1square: 44, l = 20,000/4 = 5,000square • 抵抗値 R = 0.1/square5,000 = 500[] • 容量 C = (面積)23aF +(周囲)79aF = 162[fF] • Csquare= C/l = 162/5,000 = 32[aF/square] • td = 0.35 RC = 28 [ps] (→2.32式,2.33式) ■

  16. 3.2.2. 寄生成分 (3) • 固有伝播遅延 • 信号伝播速度 v = c / r [m/s]c: 光速 (3.0108[m/s]), r: 比誘電率 • 二酸化ケイ素の比誘電率を約 4 と仮定すると，td/meter = 1/v = 6.7[ns/m] =6.7[ps/mm] • 固有伝播遅延よりもRC遅延のほうが支配的．

  17. 3.2.2. 寄生成分 (4) • Ex. 3.4. 1010のsquareが，Metal1とMetal2のちょうど同じ位置に配置されている．レイアウトと断面図を描いてみなはれ． • 容量 C12 = 100(0.05)235aF + 40(0.05)100aF = 209aF

  18. 3.2.2. 寄生成分 (5) • Ex. 3.5. Ex.3.4. で，Metal2 の電圧が 0->1Vと変化した場合，Metal1 でどうなるか考えてみて下さい． • Metal1 と基板との容量は，C1sub=164aF • 等価回路が Figure 3.9 • C1subの電圧 Vmetal1 = 560mV

  19. 3.2.3. 電流の制限 (1) • 与えられた幅および長さのメタルに，どのぐらいの電流を流せるのか? • エレクトロ・マイグレーション (Ex. 3.6) • 川の氾濫と同じで，電流が溢れ結果的に故障となる． • 電流密度 (アルミ) JAl = 1→2 [mA/um] • 電圧降下 (Ex. 3.7)

  20. 3.2.3. 電流の制限 (2) • Ex. 3.6. 描画幅が 3 のメタルに流せる最大の電流値と，100100um2のパッドが受けることができる最大の電流値は? • メタル: Imax = JAl∙ W = 10-3∙0.15=150uA • パッド: 100mA ■

  21. 3.2.3. 電流の制限 (3) • Ex. 3.7. 導体の長さが1cmで，150uAの電流が流れるときに電圧降下は? • シート抵抗: 0.1/square，square数:10,000/0.15 • 電圧降下: 1V • これを電源ラインとして使うには電圧降下がでかすぎるので，幅を広げないかん． ■ • 一般的に，上層のほうが厚いため，電源をとりまわすのに適している．

  22. 3.2.4. メタル層のデザインルール (1) • Metal1 と Metal2 のデザインルール

  23. 3.2.4. メタル層のデザインルール (2) • 以下は，マスクを作る上では同じこと． • Via は，VIAというセルを置く．

  24. 3.2.5. コンタクト抵抗 (1) • メタル層 (もしくは他層) への接触に関係する抵抗． • 1箇所あたり10を仮定．

  25. 3.2.5. コンタクト抵抗 (2) • Ex. 3.8. VIA コンタクト抵抗を示した回路 Fig. 3.14a の等価回路を描け．さらに，Fig. 3.14b の回路に 1mA 流した時の電圧降下を出せ．

  26. 3.2.5. コンタクト抵抗 (3) • Ex. 3.8. • Fig. 3.14a, b の等価回路

  27. 3.2.5. コンタクト抵抗 (4) • Ex. 3.8. • Fig. 3.14b の抵抗は，1/(1/10 * 4)=2.5 • よって，電圧降下は，1mA2.5=2.5mV • ちなみに，VIAが2本の場合，抵抗は5，電圧降下は 5mV→VIAを打ちまくったほうが電圧降下が小さい．

  28. 3.3. クロストークおよびグランドの変動 • クロストーク • ある導体での信号の変化が，他の導体の信号をかき乱す現象． • グランド・バウンス • 電源とグランドの局所的な変動．

  29. 3.3.1. クロストーク • クロストーク: ある導体での信号の変化が，他の導体の信号をかき乱す現象． • 導体Aで，信号VA,IA伝送されているとする． • 相互容量: Cm • カップルド電流 (Cmに流れる)Im=Cm∙(dVA/dt) • 相互誘導: Lm • 誘導電圧Vm=Lm∙(dIA/dt)

  30. 3.3.2.グランドの変動 (1) • 直流 10,000/1500.1=6.67k 3.33mV

  31. 3.3.2.グランドの変動 (2) • 交流 • デカップリング・キャパシタにより，遷移状態の間に必要な電荷を供給し，回路部分にかかる電圧を VDD に維持する．(なぜ?→Ex.3.10) Decoupling capacitor

  32. 3.3.2.グランドの変動 (3) • Ex. 3.9. Fig.3.17(b)の回路において，50uAの電流が10nsの間必要であると仮定する．電圧変動を10mVに抑えるためのデカップリング・キャパシタの容量を推定しなはれ． • 供給すべき電荷Q = I∙∆t =50uA10ns=50010-15クーロン • ∆V∙C=Q なので，C≥Q/∆V=50010-15/10mV=50pF ■

  33. 3.3.2.グランドの変動 (4) • Ex.3.10. チップ外の負荷を駆動させるために，出力バッファが利用される．VDDが1Vで，30pFの負荷を1nsで900mVまで駆動する時，必要となるデカップリング・キャパシタの容量を求めよ．なお，グランドの変動は無視する．

  34. 3.3.2.グランドの変動 (5) • Ex.3.10. (cont.) • 30pFの負荷に供給される電荷は，Q=900mV∙30pF=27pC • デカップリング・キャパシタはつなぎっぱなしなので電圧は1V．これが 900mV に降下したとすると，式(3.8)からデカップリング・キャパシタの容量はC≥27pC/100mV=270pFでかすぎる．

  35. 3.3.2.グランドの変動 (6) • Ex.3.10. (cont.) • これを解決するにはバッファのワイヤを太くし，ワイヤの抵抗を減らす． • もしくは，出力バッファ専用のパッドに接続する． • もしくは，チップ外にデカップリング・キャパシタを用意する． • もし，500MHzで動作すると仮定すると，0.2nsで27pFを供給しなければならないので，13.5mA 電流を供給せねばならない．

More Related