1 / 14

Steering 磁石 電源の高分解能化 の 実験と 実用化

Steering 磁石 電源の高分解能化 の 実験と 実用化. １．概　要. 高輝度光科学研究センター 電磁石Ｇ；武部英樹 2004 年 9 月 1 日.

finley
Download Presentation

Steering 磁石 電源の高分解能化 の 実験と 実用化

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Steering磁石電源の高分解能化の実験と実用化 １．概　要 高輝度光科学研究センター 電磁石Ｇ；武部英樹 2004年9月1日 　　　　蓄積リングステアリング電磁石（NST）は鉄心を利用しておりその電源の電流は現在±5Aを16bitで設定している。また空芯である高分解能ステアリング電磁石(HRST)の磁場はNSTの1/100の出力であり同じ電源を利用して水平用24台、垂直用24台がSlow Drift補正用に使用されている。2004年からのTopup運転が始まって、数日間の連続運転のために、Slow Drift軌道補正のために更にそれぞれ24台づつのHRSTが必要になってきた。このために既存のステアリング電磁石(NST)を使って電源の分解能を上げる計画を立てた。　その方法として次の４つの方法について検討し、このうち２つの案 (A案、B案)で改造実験を行った結果、１つの方法(B案)で実用化を行った(2004.8)。なおこれに先だってNSTの微細なヒステリシス、磁場／電流の分解能、精度を検証した（ -->参考１）。

  2. Steering Magnetと電源の諸元 垂直磁場・水平偏向磁石 参考；垂直偏向磁石の水平磁場は13340 G・cmである。

  3. ２．ＳＴ電源高分解能化の方法 １）A案 現状のRIOユニット(A-type)内の使用していないDOの4bitの信号を利用する方法 ２) B案 現状のRIOユニットとは別に、更にもう一枚のRIOユニットを電源UNIT内で装着 し、そのｱﾅﾛｸﾞ出力信号を微細化して電流設定に加算する方法 ３) C案 B案でSTPのシャーシを改造出来ない場合にSTPS36台収容の筐体に６個のDAC (RIO-A)を付加する。 ４) D案 光IO board / RIOに20bitDAC開発、StPS; Di, Do, Ai, Ao 外付けI/F制作

  4. A案 ;16+4 bit DAC for Steering PS ・上位Softwareの改造が楽。下位Software(EM)の改造が重要 ・安価である ・直線性／精度に問題はないか？、Strobeに問題はないか？ +-10V Sum DO 3bit On/off/reset Monitor ADC 既存 +-5A +0.00015A +-10V +0.00015A 4bit DAC +0.3mV DO 4bit I/F 4bit DAC 1-LSBの誤差大の場合 RIO-DACの精度が1-LSBの誤差があると仮定した場合軌道補正は２回以上やらないと目的値まで 行かない場合がある。　そのためRIO測定して良いもの選択する必要性あり。 ただし

  5. B案 ;16+16 bit DAC for Steering PS • 従来のStPSに別なRIO-Aを内蔵し、DAC値(1/32にして)加算 • RIO予備機48個を利用する • Softwareの改造が楽である Sum DO 3bit +-10V 従来のStPS-RIO +-5A +-0.05A VME-Master, Branch 1/100〜1/32 RIO-communication Bus 内部増設 Att RIO type-A 16bit DAC

  6. C案；16+16 bit DAC for Steering PS （B案でSTPのシャーシを改造出来ない場合） ・36PS内蔵の筐体に６台のSP-HP用DAC(RIO-A)を付加する ・BranchやRIOのシャーシを増設 従来のStPS VME Master RIO 既存 +-5A +-0.5V Sum RIO Branch +-0.05A +-0.1V 1/100〜1/32 Att （3Cell =36PSに６台のSP-HP用DACを付加する） +-10V(BNC) RIO Branch RIO type-A 16bit DAC RIO type-A 16bit DAC RIO type-A 16bit DAC RIO type-A 16bit DAC RIO type-A 16bit DAC 増設 増設

  7. D案 ； 20 bit DAC for Steering Magnet ・光IO board / RIOに20bitDAC新規開発、StPS; Di, Do, Ai, Ao 外付けI/F制作（同じサイズに出来るか？　電源シャーシ改造範囲は？） +-5A +-10V (+-5A) VME Master 4ch 光IO 8DO, 16DI 20bitDAC, 16bit ADC, 光IO 8DO, 16DI 20bitDAC, 16bit ADC, 光IO 8DO, 16DI 20bitDAC, 16bit ADC, 光IO 8DO, 16DI 20bitDAC, 16bit ADC, 新規開発

  8. 試験結果１ Ａ案： Steering MagnetPS 20bit化試作 2004 July15 左図 　系列１（青）は 16 bit DAC(RIO-A)に加算された４bit DACの値 　スケーリングが調節されていない様である。 　系列２（ピンクの四角）は 16 bit DAC(RIO-A)の最小ビットが変化したときの値。これの直線　性誤差は 約1/5 LSBであった 4bitDAC のScaleを調整すれば18~19bit 相当の直線性は得られそう　である　(このRIOの場合）。 結論； ４bit DACのスケーリングを調整した結果、 誤差は　2ppm程度以内に入った。（右図）

  9. RIOの最小ビットの誤差を測定 試験結果２ ・A,B案いづれにおいても、RIOの最小ビットと高分解能DACとの連続性の確保は必要で 　あり、その為に既存のRIOの最小ビットの直線性誤差を測定した。 　（但し、Ｂ案でSub-RIOのみでSlow Feedback を走らせる場合は問題にはされない） ・下のグラフに最上ビットと最下位ビットが変わる16進で7FFFと8004までの５ビットを 　変化させてAnalog出力を測定した結果を示す。 　４台のRIOを調べた結果--> 7FFFと8000(HEX)の設定誤差が大きく　 LSBの1/4ないし1/3程あった。

  10. 試験結果３ 実装方法と試験　Ｂ案　 • RIOカード（A-Type）２枚のうちRIO１枚（Main）は従来通りの電源として動作させる。 • ２台目のRIOをSub(High Resolution用)としてDAC出力が32分の１に減衰されて従来の電流に重畳させられる • RIO-Subは Mainとは異なった制御系Addressを付与されて動作する。（DAC, ADC, Statusの動作のみとする。On,Off, Reset, 信号は無い。） 写真の様にRIO２台がうまく納められ、RIOデータ通信 BUSを内部に入れ込んでいるために、光ファイバー１本 でVME RIO Masterと通信できるためにBranchの増設が 不要になった。 StPの高分解能化としてB案 の試験機が2004年4月23日に製作納入され、この試験と長時間運転を行った。 （その結果、C案は不要になった）

  11. 安定度試験（B案） • RIO-Main に1A通電 　（St_v_5_3　抵抗負荷) • RIO-Sub(High Resolution) に-0.01A (x0.01)=0.0001A, -0.01A(x0.01)=-0.0001A(16:56 4/24 2004 ) • RIO-Sub(High Resolution) に0.001A (x0.01)=0.00001A, -0.001A(x0.01)=-0.00001A(17:12) • その後３８時間安定度監視　（安定度は5AFull 定格に対して15ppm 38H, 4/26 2004） (RIO-HR) 5A/15bitは--> 1Aに対して150ppm相当 縦軸は1Aに対して 20ppm/Div.

  12. 結論（B案で実用化） ・試験結果はB案で予想したとおりの動作と安定度がえられた。 ・ 4bitのDACをRIO-Main に重畳させるＡ案は16ビット+4ビットの直線性を出すためにRIOの 　いいものを調査選択しなければならないが、これに比べてＢ案では HRSTと同じ運転方法では 　この必要がない。 ・Ｂ案では高分解能化を抵抗分割で決めることが可能 ---> 現在は 1/32 に設定；5Aに対して31ppm(0.15mA)の分解能が 0.1 ppmで十分とした。 ---> ソフトウェアが既存のものが使えて、これまでの空芯の高分解能ステアリング； HP-STの電源と同様の使用方法が採れる。 ---> 1/32 に設定したのでDynamic Rangeが HRSTの３倍取れた。 ・ RIO２台がうまく納められ、光ファイバー１本でVME RIO Masterと通信できるためにBranchの 　増設が不要になった。（製作コストはA案に比べて安価） ---> ただしRIOは台数分必要になるが、予備品を流用できるので結果は安価であった。 　　　　　　（当面は準備品RIO-A ４８個を利用して試験運転と位置づけた） ・Ｃ案はＢ案でユニット内にRIOが実装できたので不要とした。 ・Ｄ案は新規に開発するコストが大きすぎたので見送りとした。 ・2004年9月から48台をSRに組み込んで実用運転を行って成果が出ている。--> 参考２

  13. 参考1 参照１：Acc-memo：高精度軌道補正のためのステアリング電磁石のヒステリシスの測定、 平成１５年８月４日　妻木孝治、武部英樹、張。 このAcc-memoから抜粋した図を下に示す。 最小ビットに対応する電流値0.00016Aずつ変化させた時の電流と磁場の関係 従来の電源のDACの出力を変えて電流値が １／１１になるようにした時の電流と磁場の関係

  14. 参考2 参照２： The 3rd International Workshop on Beam Orbit Stabilization 2004December 6-10, 2004, 　　　　　 Hotel Kirchbul, Grindelwald, SWITZERLAND,　 http://iwbs2004.web.psi.ch/documents/program/Tanaka.Hitoshi/1.pdf HRST+NST(23bitPS) 2004年9月から新改造電源48台をSRに組み込んで実用運転を行った時のビーム電流と軌道変動 (Top-up運転） HRSTのみ 2004年6月の従来のHRSTのみでのビーム電流と軌道変動。 （HRSTの台数が不足しており、日２回の入射時にNSTを補正してHRSTをResetしている。）

More Related