Магистерская диссертация студента ФРТК 218 гр. Федоткина Алексея Сергеевича

1. Магистерская диссертация студента ФРТК 218 гр.Федоткина Алексея Сергеевича Планирование периферии кристалла в составеСАПР для реализации технологии корпусирования ИС методом монтажа объемными выводами (FCP Die Planer) Московский Физико-технический институт (государственный университет) Москва ● Июнь 2008

2. Технологии монтажа кристалла в корпус • Проводной монтаж (Wires Bonding) • контакты кристалла могут быть размещены только по периметру кристалла; • отлаженная технология, есть САПР, рекомендации проектирования, технологические ограничения, стандарты. • Монтаж объемными выводами кристалла на коммутационную плату корпуса (Flip-Chip) • контакты кристалла могут быть размещены по всей поверхности кристалла; • более новая технология, практически нет САПР, стандартов, недостаточно рекомендаций проектирования, технологических ограничений.

3. Монтаж объемными выводами кристалла на коммутационную плату корпуса(Flip-Chip)

4. Существующие САПР Synopsys Jupiter IO. Программа позволяет: разместить элементы в/в кристалла, и соответствующие контактные площадки; проверить размещение на наличие ошибок проектирования; получать информацию из базы данных Milkyway и сохранять результаты в БД Milkyway; Недостатки: требуется лицензия; не покрывается весь маршрут разработки корпуса. Cadence APD. Программа позволяет: разработать модель корпуса; назначить выводы кристалла на выводы корпуса; выполнить трассировку коммутационной платы; Недостатки: требуется лицензия; модель корпуса создается строится не по стандарту; трассировка коммутационной платы выполняется плохо; Сложно передать данные между САПР Synopsys и Cadence; Программы работают под разными ОС.

5. САПР FCP В ОАО «ИНЭУМ» на основании государственного контракта на выполнение опытно-конструкторской работы «Разработка технологии создания матричных корпусов для СБИС с большим количеством выводов (в т.ч. для ВК «ЭЛЬБРУС») ведется разработка программы САПР FCP. Модуль Die Planer (FCP-DP), входит в состав САПР FCP. Программа должна выполняться на ПК с установленной ОС Linux или Windows в графическом или текстовом режиме.

6. Принципиальные задачи • планирование периферии кристалла; • размещение контактных площадок объемных выводов кристалла, согласно заданным шаблонам; • поддержка элементной базы для конкретной технологии изготовления кристалла; • визуализация и редактирование элементов ввода-вывода кристалла и контактных площадок объемных выводов кристалла; • проверка правил проектирования, технологических ограничений; • совместимость форматов данных для обеспечения интеграции в другие САПР проектирования кристалла и разработки корпуса микросхемы;

7. Графический интерфейс (Java) Командный процессор (Java/Tcl) Java – C++ интерфейс Модуль построения и редактирования выводов кристалла Модуль управления изменяемыми настройками программы Модуль сообщений Внутренняя база данных Блок чтения / записи данных Модуль чтения / записи TDF Модуль чтения / записи GDS Модуль чтения / записи DPF Модуль чтения TEC Структура программы Модуль чтения Verilog

8. Применение FCP-DP в различных маршрутах проектирования

9. Планирование периферии кристалла: • пользовательский интерфейс для ручного планирования периферии кристалла в виде двух диалоговых окон с таблицами: • группировка одинаковых по назначению элементов в/в кристалла; • размещение групп на кристалле;

10. Набор различных паттернов должен быть составлен для каждой используемой библиотеки элементов. Поэтому каждой библиотеке должен соответствовать свой технологический файл. Паттерны составляются на основании рекомендаций, описанных в документации, которая поставляется с библиотекой элементов. Автоматическое размещение контактных площадок объемных выводов кристалла

11. Описание общих параметров используемой библиотеки (технологические ограничения): допустимые расстояния между контактными площадками, элементами в/в кристалла, расстояние до края кристалла; размер и форма контактных площадок; Описание шаблонов расстановки контактных площадок; Описание библиотечных элементов, используемых в конкретной технологии – размеры, тип. Технологический файл для поддержки библиотеки элементов

12. #Technology 90nm. Library technology file VERSION "libtec v.1" LIBRARY lib_90_tec TechnologyName "TEC_90NM" PadCellPitch 0 MinPadCellDistance 0 BumpPadPitch 180 MinBumpPadDistance 160 BumpPadShape -10:-10 -10:10 10:-10 -10:-10 LayersBooFile "technology.boo" END FILLERS MSD_PCORNER_SSTLC, MSD_PFEED_1_SSTLC, MSD_PFEED_5_SSTLC, MSD_PFEED1_SSTLC, MSD_PFEED5_SSTLC, MSD_PFEED10_SSTLC ALIAS LVDS_signal LVDSDRVR, LVDSRCVR ALIAS LVDS_power PVDDIO, PVSSIO, PVDDC, PVSSC ALIAS SSTL MSD_PDDRIO_SSTLC, MSD_PVDDQ_SSTLC, MSD_PVSSQ_SSTLC, MSD_PVREF_SSTLC, MSD_PVAA_SSTLC #ALIAS SSTL_UNUSED MSD_PVDD_SSTLC, MSD_PVSS_SSTLC, MSD_PAIO_SSTLC, MSD_PDIFF_SSTLC ALIAS BIO BD25LVST_2_A, BD25LV_16_A PADCELLSSIZE 80 245 LVDS_signal 40 245 LVDS_power, BIO 40 280 SSTL 100 280 MSD_PFEED_1_SSTLC 500 280 MSD_PFEED_5_SSTLC 100 280 MSD_PFEED1_SSTLC 500 280 MSD_PFEED5_SSTLC 10 280 MSD_PFEED10_SSTLC 280 280 MSD_PCORNER_SSTLC END PATTERN pLDVS_2x245_80_80 PadCellsPitch 0 LVDS_signal 80:520 80:160 LVDS_signal 0:340 0:700 END Пример технологического файла

13. Визуализация и редактирование

14. проверка DRC и ERC: технологические ограничения; проверка правильности размещения элементов типа filler, corner, breaker, end-cap, согласно документации на используемую библиотеку элементов; прореживание элементов в/в кристалла элементами питания и земли; некоторые элементы в/в кристалла должны находиться рядом с конкретными функциональными элементами, согласно документации на используемую библиотеку элементов; прочие правила и рекомендации. Проверка правил проектирования

15. Поддержка форматов входных / выходных данных • Verilog – функциональное описание кристалла. • GDS (Graphic Data System) – бинарный формат для представления топологии кристалла. Создается средствами САПР проектирования кристалла и содержит конечную выходную информацию о спроектированном кристалле. • TDF (Top Design Format) – текстовый формат, представляющий собой командный файл. Разработан фирмой Synopsis. Содержит информацию о расположении библиотечных элементов кристалла и их название. • DPF (Die Planer Format) – текстовый формат для передачи информации о кристалле в другие компоненты программного комплекса САПР FCP. • TEC – технологический файл для САПР FCP, который содержит информациюо технологических ограничениях, элементах в/в кристалла, шаблонах размещения объемных выводов и т.д.

16. Заключение • Реализована программа, позволяющая размещать элементы в/в кристалла, автоматически расставлять контактные площадки объемных выводов. Программа работает на ПК с ОС Linux или Windows с установленной средой исполнения Java версии не ниже 1.4; • Реализован графический интерфейс для визуализации элементов в/в кристалла; • Реализована автоматическая проверка правил DRC; • Изучена технологическая информация, правила проектирования для библиотеки элементов Synopsys на 90 нм. Составлен формат технологического файла и написан технологический файл для поддержки этой библиотеки; • Реализована совместимость форматов данных для интеграции программы в другие САПР; Реализованная программа используется при разработке корпусов микропроцессоров Elbrus в ОАО «ИНЭУМ».

17. Визуализация кристалла Elbrus-3M

18. Дальнейшее развитие программы Полная автоматизация планирования периферии кристалла с учетом списка сигналов на печатной плате; Добавление и поддержка новых правил DRC и ERC; Улучшение графического интерфейса программы.

19. Спасибо за внимание