电路系统设计与 EDA 技术

电路系统设计与EDA技术 华东师范大学信息学院电子系2003级主讲教师：金之诚 zcjin@ee.ecnu.edu.cn

绪论 • 本课程的内容 • 本课程的目的 • 本课程的安排 • 本课程的要求 • 参考书

本课程的内容 • 一个思想 • 了解EDA的发展、作用 • 一种工具 • FPGA、CPLD的开发平台 • 一个应用 • 完整的（数字）电路系统 • 一门语言 • VHDL、Verilog HDL

本课程的目的 • 了解和熟悉当今电子技术的发展及趋势 • 器件的发展、设计手段（软件开发平台）的发展 • 系统设计的一般方法和步骤 • 将所学（硬件）知识融会贯通 • 数字逻辑电路、可编程逻辑 • 微机原理、微机应用、单片机 • 用系统设计的观点，实现一个应用系统 • 应用开发平台、硬件描述语言（HDL）构建一个应用系统 • 设计、调试、实现一个应用系统

本课程的安排 • 课时数与学分 • 学分：3.5 • 学时：3＋1 • 理论课与实践 • 理论课：3×18＝54学时＝14周 • 实践课：1×18＝18学时＝4～5周 • 考试与分数 • 没有期中考试，考试成绩占总比例60％ • 平时、大作业占总比例40％

本课程的要求 • 开放的心态、轻松的心情 • 不要战战兢兢，为一分一厘计较 • 从系统的角度，感受设计的乐趣 • 态度严谨、收支平衡 • 不要以赢取学分为唯一目的 • 一步一个脚印，有付出但为了得到更多 • 培养兴趣、技高一筹 • 培养电子设计的兴趣，掌握最新知识 • 具有独立设计能力、系统具有实用性

参考书 • 西安电子科技大学出版社 • 谭会生、张昌凡编著 • 特点： • 介绍了EDA技术 • VHDL编程 • 常用EDA工具 • 应用实例

参考书 • 科学出版社 • 沈明山编著 • 特点： • 电子系统设计概论 • 常用EDA工具 • 硬件描述语言VHDL • EDA设计实践

参考书 • 机械工业出版社 • 李国丽、朱维勇等编著 • 特点： • 大专教材，比较浅 • VHDL、Verilog HDL语言 • 数字系统设计问题

参考书 • 清华大学出版社 • 赵世霞、杨丰等编著 • 特点： • VHDL语言基础知识 • 微机接口电路设计（8255、8259、8253等） • 设计工具的使用

第一章 EDA技术概述 • EDA技术的发展 • EDA技术的主要内容 • 硬件描述语言（HDL） • 传统的数字系统设计 • EDA的典型流程 • EDA工具的发展趋势

EDA技术的发展 • CAD阶段（60～80年代） • 软件工具，部分代替人工操作 • CAE阶段（80～90年代） • 工具集成，数据处理、模拟评价等 • EDA阶段（90年代～） • 自上向下（Up-Down）的设计方法 • 采用硬件描述语言（HDL）

EDA技术的主要内容 • 大规模可编程逻辑器件 • 硬件描述语言HDL • 软件开发工具 • 实验开发系统

硬件描述语言（HDL） • 什么是HDL? • 为什么要用HDL？ • HDL的发展历史 • Verilog HDL与VHDL的比较

什么是HDL • 硬件设计人员与EDA工具之间的接口 • 用于多层次的数字系统建模 • 建立电子系统行为级的仿真模型，对复杂数字逻辑进行综合仿真 • 生成适合某工艺条件下的具体电路的延时模型 • 写入FPGA/CPLD，或制造ASIC

为什么要用HDL • 电子设计的规模越来越大，复杂度越来越高 • 市场的竞争越来越激烈 • 提高设计效率、降低设计成本 • 缩短开发周期，减少设计重复的次数 • HDL的易用性，功能的完善

HDL的发展历史 • 1962年，Iverson公司提出HDL • 多种HDL • ABEL HDL、VHDL、Verilog HDL • 1987年，VHDL成为IEEE标准，是国际上第一个标准化的HDL，称为IEEE 1076 • 1993年升级、更新成为IEEE1164标准；1996年，IEEE1076.3成为VHDL的综合标准

HDL的发展历史（续） • Verilog HDL于1983年由Gateway Design Automation公司开发 • 1989年，GDA公司被Cadence公司并构，1990年由Cadence公司发布Verilog HDL • 1995年Verilog HDL成为IEEE标准，成为IEEE std 1364-1995

Verilog HDL与VHDL的比较 • 推出的过程 • VHDL偏重于标准化的考虑，语法比较严格 • Verilog HDL在C语言基础上发展起来，语法比较自由 • 功能 • VHDL适用于电路高级建模 • Verilong HDL适用于描述门级电路，易于控制资源

Verilog HDL与VHDL的比较(续) • 学习 • VHDL入门比较难，但设计效率较高 • Verilog HDL入门比较容易 • 工作量 • VHDL综合器完成的工作量大，设计者的工作相对较少 • Verilog HDL需要设计者搞清除具体电路结构，工作量较大

传统的数字系统设计 设计要求真值表卡诺图逻辑表达式状态方程式设计实现

传统的数字系统设计（续） • 一位全加器 • 真值表 • 卡诺图 • 方程 • 电路

传统的数字系统设计（续） • S=ABC+ABC+ABC+ABC • C=AB+BC+AC

EDA的典型流程 系统划分综合设计输入时序仿真编译 JTAG ISP CPLD/FPGA实现功能仿真

EDA工具的发展趋势 • 设计输入工具的发展趋势 • 具有混合信号处理能力的EDA工具 • 更为有效的仿真工具的发展 • 更为理想的设计综合工具的开发

第二章大规模可编程逻辑器件 • 可编程逻辑器件概述 • 复杂可编程逻辑器件（CPLD） • 现场可编程门阵列（FPGA） • FPGA和CPLD的选择

概述 • 可编程逻辑器件的发展速度 • 产量和集成度每年增长35％左右 • 成本每年下降40％左右 • 可编程逻辑器件的几大公司 • Altera • Xilinx • Actel • Atmel • Lattice

概述（续） • 可编程逻辑器件的分类

复杂可编程逻辑器件（CPLD） • 逻辑阵列块（LAB） • 宏单元 • 扩展乘积项 • 可编程连线阵列（PIA） • I/O控制块

现场可编程门阵列（FPGA） • 可编程逻辑块(CLB) • 输入/输出模块（IOB） • 可编程互连资源（IR） • 可编程开关矩阵（PSM）

FPGA和CPLD的选择 • 器件的逻辑资源 • 芯片速度 • 器件的功耗 • CPLD、FPGA的选择 • CPLD：小量产、普通规模、信号延时固定 • FPGA：直接使用、硬件仿真、ASIC设计仿真 • 封装

电路系统设计与 EDA 技术