electro nic ii n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
ELECTRO NICĂ II PowerPoint Presentation
Download Presentation
ELECTRO NICĂ II

Loading in 2 Seconds...

play fullscreen
1 / 21

ELECTRO NICĂ II - PowerPoint PPT Presentation


  • 122 Views
  • Uploaded on

ELECTRO NICĂ II. Notiţe de curs Cursul nr. 14 Conf. Dr. Ing. Gheorghe PANĂ pana@vega.unitbv.ro. Circuite logice secvențiale CLS sincrone. Simboluri logice pentru circuite latch-SR active pe palier. 2. Circuite logice secvențiale CLS sincrone. Latch D

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'ELECTRO NICĂ II' - dara


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
electro nic ii

ELECTRONICĂ II

Notiţe de curs

Cursul nr. 14

Conf. Dr. Ing. Gheorghe PANĂ

pana@vega.unitbv.ro

circuite logice secven iale cls sincrone
Circuite logice secvențialeCLS sincrone
  • Simboluri logice pentru circuite latch-SR active pe palier

2

Cursul nr. 14

circuite logice secven iale cls sincrone1
Circuite logice secvențialeCLS sincrone
  • Latch D

Înlătură inconvenientul combinațiilor nepermise ale variabilelor de intrare S și R de la latch-urile RS (S=1, R=1). Combinaţiile S=1, R=0 şi S=0, R=1 pot fiobţinutedacăcircuitularavea o singurăintrare.

3

Cursul nr. 14

circuite logice secven iale cls sincrone2
Circuite logice secvențialeCLS sincrone
  • Circuite flip-flop D

Circuitele flip-flop sunt circuite secvenţiale sincrone bistabile capabile să stocheze un bit de informaţie.

  • În cazul acestor circuite, sincron are următoarea semnificaţie: starea la ieşire se modifică doar în momente bine definite de o intrare de declanşare (trigger) numită intrare de clock şi notată cu CLK. Aceasta înseamnă că schimbările la ieşire sunt sincrone cu un semnal de clock.
  • În simbolul logic, circuitele active pe front sunt reprezentate cu un triunghi mic, în interiorul blocului, la intrarea de clock.

4

Cursul nr. 14

circuite logice secven iale cls sincrone3
Circuite logice secvențialeCLS sincrone
  • Structura circuitului flip-flop D se bazează pe circuitul latch-D.

5

Cursul nr. 14

circuite logice secven iale cls sincrone4
Circuite logice secvențialeCLS sincrone

Funcţionarea circuitului este simplă: valoarea variabilei aplicate la intrarea D este transferată la ieşire atunci când pe intrarea de clock se aplică o tranziţie activă (fie un front pozitiv, fie un front negativ).

Modul în care operează un flip-flop D este definit și de tabelul următor:

6

Cursul nr. 14

circuite logice secven iale cls sincrone5
Circuite logice secvențialeCLS sincrone
  • Circuitul flip-flop JK

Tabelul de adevăr

Structură

7

Cursul nr. 14

circuite logice secven iale cls sincrone6
Circuite logice secvențialeCLS sincrone
  • Circuitul flip-flop T

Structură

Simbol logic

Tabelul de adevăr

8

Cursul nr. 14

circuite logice secven iale cls sincrone7
Circuite logice secvențialeCLS sincrone
  • Circuitul flip-flop care are și intrări asincrone

9

Cursul nr. 14

circuite logice secven iale cls sincrone8
Circuite logice secvențialeCLS sincrone
  • Circuite master-slave
  • Circuitele master-slave sunt construite din circuite flip-flop distincte;
  • Specific acestor circuite este faptul că datele aplicate la intrare sunt considerate atunci când semnalul de clock creşte în 1, iar rezultatul este reflectat la ieşire abia când semnalul de clock devine 0.
  • Datorită acestei particularităţi, semnalele la intrare trebuie să fie stabile înaitea apariţiei frontului pozitiv şi starea intrării nu trebuie să se schimbe înainte de apariţia frontului negativ al pulsului.
  • Dacă nu se respectă această restricţie pot apărea răspunsuri necontrolate.
  • Tipuri de circuite flip-flop master-slave: SR, JK şi D

10

Cursul nr. 14

circuite logice secven iale cls sincrone9
Circuite logice secvențialeCLS sincrone
  • Structura internă a unui circuit master-slave SR

11

Cursul nr. 14

circuite logice secven iale cls sincrone10
Circuite logice secvențialeCLS sincrone
  • Circuitul secvenţial monostabil
  • Circuitul este numit monostabil deoarece are o singură stare stabilă.
  • O tranziţie de semnal aplicată la intrarea de declanşare determină circuitul să comute în cealaltă stare, care este cvasi-stabilă, stare din care va reveni în starea stabilă după o perioadă de timp determinată de parametrii circuitului.

12

Cursul nr. 14

circuite logice secven iale cls sincrone11
Circuite logice secvențialeCLS sincrone
  • Circuitul secvenţial astabil
  • Un circuit astabil nu are nici o stare stabilă.
  • Ieşirea acestuia oscilează între două stări cvasi-stabile cu o perioadă determinată de topologia şi parametrii circuitului.
  • aplicaţie importantă: circuitele pentru generarea semnalului de clock.

13

Cursul nr. 14

circuite logice secven iale cls sincrone12
Circuite logice secvențialeCLS sincrone
  • Numărătoare asincrone
  • Doar primul flip-flop este declanșat de semnalul de clock
  • Pentru JK cu intrările unite, la fiecare impuls pe intrarea de clock, ieșirea basculează în starea opusă

Exemplu de numărător asincron pe 2 biți

14

Cursul nr. 14

circuite logice secven iale cls sincrone13
Circuite logice secvențialeCLS sincrone
  • Numărător asincron pe 3 biţi

15

Cursul nr. 14

circuite logice secven iale cls sincrone14
Circuite logice secvențialeCLS sincrone
  • Numărător decadic
  • Când numărătorul ajunge la zece (1010 - binar), toate circuitele flip-flop sunt şterse (resetate).

16

Cursul nr. 14

circuite logice secven iale cls sincrone15
Circuite logice secvențialeCLS sincrone
  • Numărător sincron pe 3 biți

Tabelul de adevăr

Schema

17

Cursul nr. 14

circuite logice secven iale cls sincrone16
Circuite logice secvențialeCLS sincrone
  • Registre paralele
  • Sunt elemente de bază utilizate pentru a memora cuvinte binare
  • Fiecare bit al unui cuvânt este depozitat într-o celulă flip-flop
  • Intrările D ale fiecărui flip-flop constituie intrările paralele
  • ieşirile Q ale fiecărui flip-flop constituie ieşirile paralele
  • Deîndată ce registrul primeşte front activ de clock, toate datele de la intrările D sunt înscrise în celulele bistabile şi apar simultan la ieşirile Q corespunzătoare
  • Ieşirile pot fi resetate în mod asincron dacă se aplică un 1 la intrarea CLEAR

18

Cursul nr. 14

circuite logice secven iale cls sincrone17
Circuite logice secvențialeCLS sincrone
  • Schema unui registru paralel pe 4 biți

19

Cursul nr. 14

circuite logice secven iale cls sincrone18
Circuite logice secvențialeCLS sincrone
  • Registre seriale
  • Sunt registre capabile să deplaseze la un moment dat informaţia cu o poziţie
  • Registrele seriale sunt registre de deplasare
  • Configuraţia logică a unui registru de deplasare constă dintr-un şir de circuite flip-flop conectate în cascadă

20

Cursul nr. 14

circuite logice secven iale cls sincrone19
Circuite logice secvențialeCLS sincrone
  • Memorii RAM
  • RAM înseamnă Random Access Memory (memorii cu acces aleator), adică orice cuvânt din memorie poate fi accesat în acelaşi timp
  • O memorie este constituită dintr-o arie de dispozitive de memorare.
  • Fiecare dispozitiv poate stoca un bit, un byte sau un cuvânt.
  • Dimensiunile uzuale pentru lungimea cuvintelor sunt: 8, 16, 32 şi 64 biți
  • Fiecare cuvânt poate fi adresat utilizând liniile de adrese ale memoriei
  • Pe lângă liniile de date şi liniile de adrese, o memorie mai dispune şi de linii de validare a citirii sau scrierii cuvântului selectat
  • Implementarea memoriilor se bazează pe două tehnologii, memorii RAM statice şi memorii RAM dinamice:
    • SRAM
    • DRAM

21

Cursul nr. 14