情報科学概論～記憶回路とコンピュータの構成～ Lecture 　５

情報科学概論～記憶回路とコンピュータの構成～Lecture　５情報科学概論～記憶回路とコンピュータの構成～Lecture　５田中美栄子

今回の目標 論理回路の構成について学び,それらを利用したコンピュータの仕組み（記憶回路）について理解する. コンピュータの基本構成について理解する.

コンピュータの仕組み（復習） • 論理回路：コンピュータの最小構成単位 • 組み合わせ回路：論理回路を組み合わせた　　　回路 • 演算回路：組み合わせ回路の一つで算術論理演算が行われる • 記憶回路：論理回路を使って状態を保持する順序回路を構成

演算回路 • 半加算器【HA】 • 2進数1桁の加算（下位桁は考慮せず） • 全加算器【FA】 • 下位桁を考慮した2進数1桁の加算 • n桁加減算回路 • 論理演算回路 • 算術論理演算部 1 0 0 0 1 ＋　1 0 0 1 0 繰り上がりなし【HA】繰り上がりあり【FA】

c=a･b+a･b 半加算器の真理値表と論理関数 =ab d=a･b

d=a･b･c+a･b･c+a･b･c+a･b･c e=a･b･c+a･b･c+a･b･c+a･b･c 全加算器の真理値表と論理関数 =(ab)c =(ab)･c+a･b

記憶回路 • コンピュータの主要な構成要素に記憶回路があり,主記憶やCPU内のレジスタに用いられる. • 入力が与えられた時,現在加えられている入力のみではなく過去にどのような入力が加えられたかという履歴によって出力が変わる回路を順序回路という. • 論理ゲートの出力をまた入力に使うことで,外部からの入力が与えられない限り,1か0の安定した状態を保持し,入力が与えられると状態が変わる回路をフリップフロップといい1ビットのメモリとして使われる.

フリップフロップの例RS-FF(ｾｯﾄﾘｾｯﾄﾌﾘｯﾌﾟﾌﾛｯﾌﾟ)フリップフロップの例RS-FF(ｾｯﾄﾘｾｯﾄﾌﾘｯﾌﾟﾌﾛｯﾌﾟ) S Q Q R x z y NOR回路（ORの否定）

0 0 0 0 フリップフロップの動作（安定状態） S 1 Q 0 Q R S 0 Q 1 Q R

1 1 0 1 RS-FFの動作（S→1） 0 S 1 Q 0 0 Q R 0 S 0 Q 1 0 Q R

1 1 1 0 RS-FFの動作（R→1） 0 S 1 Q 0 0 Q R 0 S 0 Q 1 0 Q R

RS-FFの意味 S Q Q R 最後に1の値を取ったのが SかRかを記憶

JK-FFの意味 S Q Q R 最後

コンピュータの基本構成要素 • コンピュータ本体 • （算術論理）演算装置（ALU）：演算回路 • 制御装置 • 主記憶装置：記憶回路 • 周辺装置 • 入力装置：キーボード,マウス • 出力装置：ディスプレイ,プリンター • （補助記憶装置）：ハードディスク,FD

コンピュータの基本構成 中央記憶装置制御装置演算装置レジスタ群入力装置主記憶装置出力装置補助記憶装置

いろいろな記憶装置 • 半導体メモリ（電気的な記憶）高速に読み書き可能,電源を切ると記憶は失われる,高価 • レジスタ（一時記憶） • 主記憶 • 磁気的な記憶速度は遅い,電源を切っても記憶は保持,安価 • 補助記憶 • ハードディスク,FD,CD-ROM,MO

記憶の階層 • 処理に必要な情報に優先順位をつけ,保存する記憶装置を使い分ける • 特に高速性を要求されるところに,高速だが高価な記憶を少量使い,それ以外には低速だが安価な記憶を大量に使う • レジスタ：実行中の命令とそのデータ • 主記憶：動作中のプログラムやデータ • 補助記憶：その他のデータ

ALUとレジスタ A+B A レジスタ群 B B A ALU 入力レジスタ ALU 算術論理演算装置 CPU内部　データバス A+B ALU 出力レジスタバス(bus)：装置間を結ぶ電気信号線（nビット）

コンピュータの構成 CPU CPU内部データバスデータバス制御演算レジスタ（アキュムレータ）アドレスバス制御命令レジスタ A 主記憶装置入出力装置命令デコーダレジスタ群制御ロジック ALU 内部制御信号システム制御信号

情報科学概論～記憶回路とコンピュータの構成～ Lecture 　５