A.Skorupski „Podstawy budowy i działania komputerów” (Warszawa 2000)

1. wykład 1. Wstęp • A.Skorupski „Podstawy budowy i działania komputerów” (Warszawa 2000) • J.Biernat „Architektura komputerów” (Wrocław 2001) • K.Wojtuszkiewicz „Urządzenia techniki komputerowej – część I” (Warszawa 1999) • K.Wojtuszkiewicz „Urządzenia techniki komputerowej – część II” (Warszawa 2000) • W.Stallings „Organizacja i architektura systemu komputerowego” (Warszawa 2000) • B.Chalk „Organizacja i architektura komputerów” (Warszawa 1998) • P.Metzger, A.Jełowicki „Anatomia PC” Helion 1997 http://physics.uwb.edu.pl/labfiz/laboratorium.html

2. wykład 2. Kombinacyjne układy cyfrowe

3. Schemat logiczny tablica stanów symbol graficzny A B S A B Σ C C S Rys 2.1. Sumator

4. Ai Bi Ai Bi Ci Ci 00 01 11 10 00 01 11 10 A B 0 1 0 1 Σ Ci Ci+1 S Układ realizuje dodawanie trzech bitów Yi = Ai + Bi + Ci Ci+1 = Ai Bi + Ai Ci + Bi Ci Yi+1 Ci+1 Rys 2.2. Sumator jednobitowy

5. Schemat logiczny symbol graficzny A > B A>B A=B A<B A B III A B A = B A < B Rys 2.3. Komparator

6. y0 y7 x0 x1 x2 x0 x7 y0 y1 y2 PE E EO GS E dekoder trzywejściowy koder trzybitowy Rys 2.4. Dekoder/Koder

7. Demultiplekser 4-bitowy (1x4) Multiplekser 4-bitowy (4x1) y0 y3 x0 x3 X y E S0 S1 E S0 S1 Rys 2.5. Multiplekser

8. wykład 3. Sekwencyjne układy cyfrowe

9. wyjście proste wyjście zanegowane R S Q Q R S Q Q schemat logiczny tablica prawdy symbol graficzny - stan zabroniony Rys 3.1. Przerzutnik RS (asynchroniczny)

10. CLK Q Q R CLK S R S Q Q S R Q CLK schemat logiczny wykres czasowy symbol graficzny Rys 3.2. Przerzutnik RS (synchroniczny)

11. Q Q J K CLK tablica prawdy symbol graficzny Rys 3.3. Przerzutnik JK

12. D CLK Q Q Q Q D CLK S R CLK schemat logiczny tablica prawdy symbol graficzny Rys 3.4. Przerzutnik D

13. T CLK Q Q Q Q T CLK J K CLK schemat logiczny tablica prawdy symbol graficzny Rys 3.5. Przerzutnik T

14. Symbol graficzny we wy ENABLE Tablica prawdy z – stan wysokiej impedancji Rys 3.6. Bramki trójstanowe

15. Q1 Q2 Q3 Q4 PRS CLKCLR rejestr czterobitowy P3 P4 P2 P1 D1 D2 D3 D4 Q1 Q2 Q3 Q4 REJESTR CLKCLRPRS D1 D2 D3 D4 Odczyt i zapis odbywają się w sposób równoległy. Rys 3.7. Rejestry

16. we stan wy 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 Q1 Q2 Q3 Q4 WY WE CLK P3 P4 P2 P1 Rys 3.8. Rejestr przesuwający

17. licznik czterobitowy Q0 Q1 Q2 Q3 CEP CET CLK LD CLR TC D0 D1 D2 D3 CEP – wejście umożliwiające zliczanie CET – umożliwiające przeniesienia TC – służy do łączenia liczników LD – wejście sterujące Rys 3.9. Liczniki

18. - Licznik następnikowy – kolejność stanów w kodzie binarnym zmienia się od 0 do 7 Q1 Q2 Q3 T CK T CK Q Q T CK Q Q Q Q CLK - Licznik poprzednikowy– kolejność stanów w kodzie binarnym zmienia się od 7 do 0 Q1 Q2 Q3 T CK Q Q T CK Q Q T CK Q Q CLK Rys 3.10. Liczniki

19. wykład 4. Mikroprocesor

20. CPU ROM RAM I/O ABDB CB Rys 4.1. System mikroprocesorowy

21. rejestry dane ALU wynik EU - jednostka wykonawcza program Układ sterowania zewn. sygnały ster. IR D CU - jednostka sterująca Rys 4.2. Schemat blokowy mikroprocesora

22. pobranie argumentuII pobranie argumentuI pobranie rozkazu zapis wyniku obliczenie adresu argumentuII obliczenie adresu przezna-czenia obliczenie adresu argumentuI wysłanie adresu rozkazu dekodo-wanie rozkazu wykonanie rozkazu Rys 4.3. Cykle pracy mikroprocesora

23. Kod operacji Argument Kod rozkazu rejestr Kod operacji Określ. rejestru Kod rozkazu Argument MEM Kod operacji Adres Kod rozkazu Argument Rys 4.4. Adresowanie natychmiastowe Rys 4.5. Adresowanie bezpośrednie Rys 4.6. Adresowanie rejestrowe

24. rejestr Kod operacji Określ. rejestru Kod rozkazu MEM Wartość Przemiesz-czenie  Argument rejestr MEM Kod operacji Określ. rejestru Kod rozkazu Adres Argument Rys 4.7. Adresowanie pośrednie Rys 4.8. Adresowanie indeksowe

25. wykład 5. Pamięci

26. M - pojemność pamięci, n - długość słowa przez, m - ilość linii adresowych M = nx2m DB AB R/W# CS# MEM Organizacja – bajtowa, 4x1B Organizacja – bitowa, 32x1b R/W# CS# R/W# CS# dane adres dane adres Rys 5.1. Organizacja pamięci

27. DB DB AB AB • Zwiększanie długości słowa 2. Zwiększanie ilości słów Rys 5.2. Łączenie układów

28. DB AB RAS# CAS#WE#OE#CE# MEM WE# - zezwolenie na zapis informacji OE# - zezwolenie na odczyt CE# - równoważny CS# RAS# i CAS# - związane z wprowadzeniem adresu do pamięci Rys 5.3. Obsługa DRAM

29. AB RAS# CAS# DW RZW DK RZK DW – dekoder wierszy DK – dekoder kolumn RZW – rejestr zatrzaskowy adresu wiersza RZK – rejestr zatrzaskowy adresu kolumny Rys 5.4. Sposób adresowania w DRAM

30. wykład 6. Urządzenia zewnętrzne

31. adres dane rejestr buforu dane UZ sygnały sterowania INT INTA RO WR układ sterowania rejestr stanu Rys 6.1. Struktura interfejsu

32. Złącze tablicy rozdzielczej Przetwornik A-C 1 3 Przetwornik A-C Układ sterowania zapisem i odczytem oraz dekoder adresowy 1 Przetwornik C-A 1 4 Przetwornik C-A Port 8 bitów A 5 Port 8 bitów B Magistrala zewnętrzna Port 8 bitów C Licznik/zegar 2 6 Licznik5zegar 1 Oscylator kwarcowy 2 Licznik/zegar przerwania Rys 6.2. Schemat LPT

33. Rys 6.3. Schemat COM

34. System operacyjny Sterownik USB Sterownik głównego kontrolera USB Główny kontroler USB urządzenia USB Rys 6.4. Schemat magistrali USB

35. Lampa obrazowa (kineskop) Katody Cewki odchylające Rys 6.5. Kineskop

36. DB 23 linie D Zegar Dane RESET Zasada działania myszy 8048 multiplekser X Układ logiczny klawiatury Y Rys 6.6. Klawiatura, mysz

37. laserowa UŁ UR _ laser _ igłowa + toner + _ + UCz _ _ + + atramentowa Mechanizm utrwalający kropla atramentu kropla atramentu atrament atrament membrana nagrzewanie Rys 6.7. Drukarki

38. skanowany obraz obraz PC układ elektroniczny przesuw kamera CCD PC D interfejs obraz Rys 6.8. Skaner Rys 6.9. Kamera wideo

39. MAP MCP Interfejs linii telefon. sterownik interfejsu RS 232C (lub USB) linia tel PC Bufor pamięci Rys 6.10. Modem