Dise o combinacional
Sponsored Links
This presentation is the property of its rightful owner.
1 / 72

Diseño Combinacional PowerPoint PPT Presentation


  • 82 Views
  • Uploaded on
  • Presentation posted in: General

Diseño Combinacional. He fallado una y otra vez en mi vida, por eso he conseguido el éxito. Michael Jordan. Diseñe un sistema Combinacional capaz de sumar 2 números binarios de n Bits cada numero. n Bits ?. A2. A1. A0. A3. B2. B1. B0. B3. An. Bn. Cn. C4. C3. C2. C1.

Download Presentation

Diseño Combinacional

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Diseño Combinacional

He fallado una y otra

vez en mi vida,

por eso he conseguido el éxito.

Michael Jordan


Diseñe un sistema Combinacional capaz de sumar 2 números binarios de n Bits cada numero

n Bits ?


A2

A1

A0

A3

B2

B1

B0

B3

An

Bn

Cn

C4

C3

C2

C1

Cn+1

2

1

0

3

n

C3

C2

C1

Cn

An ....... A3 A2 A1 A0Bn ....... B3 B2 B1 B0

+

n

Cn+1

3

2

1

0


A2

A1

A0

A3

B2

B1

B0

B3

C4

C3

C2

C1

2

1

0

3

An

Bn

Cn+1

Cn

n


Diagrama de Bloques


Tabla de verdad

0

0

0

1

0

1

1

0

0

1

1

0

1

0

1

1


Ecuaciones mínimas

0

0

1

0

1

0

1

1

0

1

0

1

1

1

0

0


Ecuaciones mínimas

FCn+1 (An, Bn, Cn)=AnBn+AnCn+BnCn

FSn (An, Bn, Cn)=A  B  C


Archivo en ABEL-HDL


Simulación


SN74283


SN74283


Reporte para esta actividad

1.- Portada

2.- Redacción del problema

3.- Diagrama de Bloques (entradas y Salidas)

4.- Tabla de Verdad

5.- Código ABEL

6.- Simulación

7.- Archivo RPT (ecuaciones y pin out)

8.- Foto del circuito

9.- Conclusiones y recomendaciones

Hoja de datos

Del fabricante

www.ti.com


AG Electrónica

Colón 171 Pte. Monterrey, N.L.

Tel 8-375-4406

Electrónica Reforma 2000

Reforma Ote 1277

Tel 8-372-4261

Inteligencia Robótica Digital Técnicos No. 239 Col. Tecnológico Tel. y Fax: 8- 359-4496

Don Chip edificio 7 de FIME

Electrónica Universal

Keramos No. 222 Col. Del Prado

Tels. 83-756905, 83-751553, 83-759330, 83-742393, 83-747084, Fax: 83-727487 


Diseñe un Sistema Combinacional capaz de comparar dos números binarios de un bit cada número.

?


Los números binarios los llamaremos A y B respectivamente y representan la entrada del sistema combinacional.


Al comparar dos números los posibles resultados pueden ser :


Al comparar dos números los posibles resultados pueden ser que sean:

igualesA=B (AeqB)

o diferentes tales como:

A mayor que B A>B (AmyB)

A menor que B A<B (AmeB)


Tabla de verdad


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo bajo


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo alto


Tabla de verdad

Nivel activo bajo


AB

A B

A B

Ecuaciones mínimas

FA=B(A,B)=

FA>B(A,B)=

FA<B(A,B)=


AB

Ecuaciones mínimas

FA=B(A,B)=

FA>B(A,B)=

A B

FA<B(A,B)=

A B


Abel-Hdl Ecuaciones

MODULE comp

"Entradas

A,B pin 1,2;

"Salidas

AeqB,AmyB,AmeB pin 19..17 istype 'com';

equations

AeqB=!(A$B);

AmyB=A&!B;

AmeB=!A&B;

test_vectors

([A,B]->[AeqB,AmyB,AmeB])

[0,0]->[1,0,0];

[0,1]->[0,0,1];

[1,0]->[0,1,0];

[1,1]->[1,0,0];

END

FA=B(A,B)=

AB

FA>B(A,B)=

A B

FA<B(A,B)=

A B


Abel-Hdl simulación

MODULE comp

"Entradas

A,B pin 1,2;

"Salidas

AeqB,AmyB,AmeB pin 19..17 istype 'com';

equations

AeqB=!(A$B);

AmyB=A&!B;

AmeB=!A&B;

test_vectors

([A,B]->[AeqB,AmyB,AmeB])

[0,0]->[1,0,0];

[0,1]->[0,0,1];

[1,0]->[0,1,0];

[1,1]->[1,0,0];

END


Abel-Hdl Tabla de Verdad

MODULE comp

"Entradas

A,B pin 1,2;

"Salidas

AeqB,AmyB,AmeB pin 19..17 istype 'com';

Truth_table

([A,B]->[AeqB,AmyB,AmeB])

[0,0]->[1,0,0];

[0,1]->[0,0,1];

[1,0]->[0,1,0];

[1,1]->[1,0,0];

test_vectors

([A,B]->[AeqB,AmyB,AmeB])

[0,0]->[1,0,0];

[0,1]->[0,0,1];

[1,0]->[0,1,0];

[1,1]->[1,0,0];

END


Abel-Hdl descripción

Operaciones

Relacionales


Abel-Hdl descripción

MODULE comp

"Entradas

A,B pin 1,2;

"Salidas

AeqB,AmyB,AmeB pin 19..17 istype 'com';

equations

when A==B then AeqB=1;

when A>B then AmyB=1;

when A<B then AmeB=1;

test_vectors

([A,B]->[AeqB,AmyB,AmeB])

[0,0]->[1,0,0];

[0,1]->[0,0,1];

[1,0]->[0,1,0];

[1,1]->[1,0,0];

END


Diseñe un Sistema Combinacional capaz de

comparar dos números binarios

de dos bit’s cada número.


Tabla de

verdad


Tabla de

verdad


Tabla de

verdad


Tabla de

verdad


Tabla de

verdad


Tabla de

verdad


F A=B ( A1, A0, B1, B0) = (A1’+B1)(A1+B1’)(A0+B0’)(A0’+B0)


F A>B ( A1, A0, B1, B0)= A1 B1’ + A0 B1’ B0’ + A1 A0 B0’


F A>B ( A1, A0, B1, B0) = A1’ B1 + A0’ B1 B0 + A1’ A0’ B0


MODULE compara

"Entradas

A1, A0, B1, B0 pin 1..4;

"Salidas

AeqB, AmyB, AmeB Pin 19..17 istype 'com';

A=[A1, A0];

B=[B1, B0];

equations

When A == B then AeqB=1;

When A > B then AmyB=1;

When A < B then AmeB=1;

End


Diseñe un Sistema Combinacional capaz de

comparar dos números binarios

de cuatro bit’s cada número.


MODULE compara

"Entradas

A3..A0, B3..B0 pin 1..8;

"Salidas

AeqB, AmyB, AmeB Pin 19..17 istype 'com';

A=[A3,A2,A1,A0];

B=[B3,B2,B1,B0];

equations

When A == B then AeqB=1;

When A > B then AmyB=1;

When A < B then AmeB=1;

End


SN7485 4-bit binary or BCD

magnitude comparators


Tabla de funcionamiento


Tabla de funcionamiento


Tabla de funcionamiento


Tabla de funcionamiento


Comparación de 2 números de 8 bit c/nusando SN7485en cascada


Comparación de 2 números de 12 bit c/nusando SN7485en cascada


Reporte para esta actividad

1.- Portada

2.- Redacción del problema

3.- Diagrama de Bloques (entradas y Salidas)

4.- Tabla de Verdad

5.- Código ABEL

6.- Simulación

7.- Archivo RPT (ecuaciones y pin out)

8.- Foto del circuito

9.- Conclusiones y recomendaciones

Hoja de datos

Del fabricante

www.ti.com


SN7485


Resumen

  • Diseño Modular (suma de n Bits)

  • Cascada de la suma

  • Comparación numérica

  • Nivel Activo (Salida)

  • Operadores Relacionales

  • Conveniencia de programar Vs Función Fija

  • Método de comparación

  • Entradas en cascada


Los Proyectos Adicionales se entregaran Reporte y circuito funcionando, el tiempo limite para la entrega es de una semana después de verlo en clase

INTELIGENCIA ROBOTICA DIGITAL Técnicos No. 239 Col. Tecnológico 64700 Monterrey, N.L. Tel. y Fax: (8) 359-44-96

Electrónica Universal

Progreso No. 703 Ote. Col. Asarco, Monterrey, N.L. C.P. 64550

Tels. 83-756905, 83-751553, 83-759330, 83-742393, 83-747084, Fax: 83-727487 


  • Login