1 / 72

Diseño Combinacional

Diseño Combinacional. He fallado una y otra vez en mi vida, por eso he conseguido el éxito. Michael Jordan. Diseñe un sistema Combinacional capaz de sumar 2 números binarios de n Bits cada numero. n Bits ?. A2. A1. A0. A3. B2. B1. B0. B3. An. Bn. Cn. C4. C3. C2. C1.

step
Download Presentation

Diseño Combinacional

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Diseño Combinacional He fallado una y otra vez en mi vida, por eso he conseguido el éxito. Michael Jordan

  2. Diseñe un sistema Combinacional capaz de sumar 2 números binarios de n Bits cada numero n Bits ?

  3. A2 A1 A0 A3 B2 B1 B0 B3 An Bn Cn C4 C3 C2 C1 Cn+1 2 1 0 3 n C3 C2 C1 Cn An ....... A3 A2 A1 A0Bn ....... B3 B2 B1 B0 + n Cn+1 3 2 1 0

  4. A2 A1 A0 A3 B2 B1 B0 B3 C4 C3 C2 C1 2 1 0 3 An Bn Cn+1 Cn n

  5. Diagrama de Bloques

  6. Tabla de verdad 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

  7. Ecuaciones mínimas 0 0 1 0 1 0 1 1 0 1 0 1 1 1 0 0

  8. Ecuaciones mínimas FCn+1 (An, Bn, Cn)=AnBn+AnCn+BnCn FSn (An, Bn, Cn)=A  B  C

  9. Archivo en ABEL-HDL

  10. Simulación

  11. SN74283

  12. SN74283

  13. Reporte para esta actividad 1.- Portada 2.- Redacción del problema 3.- Diagrama de Bloques (entradas y Salidas) 4.- Tabla de Verdad 5.- Código ABEL 6.- Simulación 7.- Archivo RPT (ecuaciones y pin out) 8.- Foto del circuito 9.- Conclusiones y recomendaciones Hoja de datos Del fabricante www.ti.com

  14. AG Electrónica Colón 171 Pte. Monterrey, N.L. Tel 8-375-4406 Electrónica Reforma 2000 Reforma Ote 1277 Tel 8-372-4261 Inteligencia Robótica Digital Técnicos No. 239 Col. Tecnológico Tel. y Fax: 8- 359-4496 Don Chip edificio 7 de FIME Electrónica Universal Keramos No. 222 Col. Del Prado Tels. 83-756905, 83-751553, 83-759330, 83-742393, 83-747084, Fax: 83-727487 

  15. Diseñe un Sistema Combinacional capaz de comparar dos números binarios de un bit cada número. ?

  16. Los números binarios los llamaremos A y B respectivamente y representan la entrada del sistema combinacional.

  17. Al comparar dos números los posibles resultados pueden ser :

  18. Al comparar dos números los posibles resultados pueden ser que sean: igualesA=B (AeqB) o diferentes tales como: A mayor que B A>B (AmyB) A menor que B A<B (AmeB)

  19. Tabla de verdad

  20. Tabla de verdad Nivel activo alto

  21. Tabla de verdad Nivel activo bajo

  22. Tabla de verdad Nivel activo alto

  23. Tabla de verdad Nivel activo alto

  24. Tabla de verdad Nivel activo alto

  25. Tabla de verdad Nivel activo alto

  26. Tabla de verdad Nivel activo alto

  27. Tabla de verdad Nivel activo alto

  28. Tabla de verdad Nivel activo alto

  29. Tabla de verdad Nivel activo bajo

  30. AB A B A B Ecuaciones mínimas FA=B(A,B)= FA>B(A,B)= FA<B(A,B)=

  31. AB Ecuaciones mínimas FA=B(A,B)= FA>B(A,B)= A B FA<B(A,B)= A B

  32. Abel-Hdl Ecuaciones MODULE comp "Entradas A,B pin 1,2; "Salidas AeqB,AmyB,AmeB pin 19..17 istype 'com'; equations AeqB=!(A$B); AmyB=A&!B; AmeB=!A&B; test_vectors ([A,B]->[AeqB,AmyB,AmeB]) [0,0]->[1,0,0]; [0,1]->[0,0,1]; [1,0]->[0,1,0]; [1,1]->[1,0,0]; END FA=B(A,B)= AB FA>B(A,B)= A B FA<B(A,B)= A B

  33. Abel-Hdl simulación MODULE comp "Entradas A,B pin 1,2; "Salidas AeqB,AmyB,AmeB pin 19..17 istype 'com'; equations AeqB=!(A$B); AmyB=A&!B; AmeB=!A&B; test_vectors ([A,B]->[AeqB,AmyB,AmeB]) [0,0]->[1,0,0]; [0,1]->[0,0,1]; [1,0]->[0,1,0]; [1,1]->[1,0,0]; END

  34. Abel-Hdl Tabla de Verdad MODULE comp "Entradas A,B pin 1,2; "Salidas AeqB,AmyB,AmeB pin 19..17 istype 'com'; Truth_table ([A,B]->[AeqB,AmyB,AmeB]) [0,0]->[1,0,0]; [0,1]->[0,0,1]; [1,0]->[0,1,0]; [1,1]->[1,0,0]; test_vectors ([A,B]->[AeqB,AmyB,AmeB]) [0,0]->[1,0,0]; [0,1]->[0,0,1]; [1,0]->[0,1,0]; [1,1]->[1,0,0]; END

  35. Abel-Hdl descripción Operaciones Relacionales

  36. Abel-Hdl descripción MODULE comp "Entradas A,B pin 1,2; "Salidas AeqB,AmyB,AmeB pin 19..17 istype 'com'; equations when A==B then AeqB=1; when A>B then AmyB=1; when A<B then AmeB=1; test_vectors ([A,B]->[AeqB,AmyB,AmeB]) [0,0]->[1,0,0]; [0,1]->[0,0,1]; [1,0]->[0,1,0]; [1,1]->[1,0,0]; END

  37. Diseñe un Sistema Combinacional capaz de comparar dos números binarios de dos bit’s cada número.

  38. Tabla de verdad

  39. Tabla de verdad

  40. Tabla de verdad

  41. Tabla de verdad

  42. Tabla de verdad

  43. Tabla de verdad

  44. F A=B ( A1, A0, B1, B0) = (A1’+B1)(A1+B1’)(A0+B0’)(A0’+B0)

  45. F A>B ( A1, A0, B1, B0)= A1 B1’ + A0 B1’ B0’ + A1 A0 B0’

  46. F A>B ( A1, A0, B1, B0) = A1’ B1 + A0’ B1 B0 + A1’ A0’ B0

  47. MODULE compara "Entradas A1, A0, B1, B0 pin 1..4; "Salidas AeqB, AmyB, AmeB Pin 19..17 istype 'com'; A=[A1, A0]; B=[B1, B0]; equations When A == B then AeqB=1; When A > B then AmyB=1; When A < B then AmeB=1; End

More Related