METODOLOGIJA PROJEKTOVANJA ANALOGNIH
This presentation is the property of its rightful owner.
Sponsored Links
1 / 31

METODOLOGIJA PROJEKTOVANJA ANALOGNIH CMOS INTEGRISANIH KOLA PowerPoint PPT Presentation


  • 81 Views
  • Uploaded on
  • Presentation posted in: General

METODOLOGIJA PROJEKTOVANJA ANALOGNIH CMOS INTEGRISANIH KOLA. D . S tefanović and M. Kayal, Structured Analog CMOS Design , Springer 2008. Strukturi s ano projektovanje analognih kola

Download Presentation

METODOLOGIJA PROJEKTOVANJA ANALOGNIH CMOS INTEGRISANIH KOLA

An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -

Presentation Transcript


Metodologija projektovanja analognih cmos integrisanih kola

METODOLOGIJA PROJEKTOVANJA ANALOGNIH CMOS INTEGRISANIH KOLA

D. Stefanović and M. Kayal, Structured Analog CMOS Design, Springer 2008.


Metodologija projektovanja analognih cmos integrisanih kola

Strukturisano projektovanje analognih kola

Tok projektovanja pojačavača od sistemskog do tranzistorskog nivoa baziran na metodu strukturisanog projektovanja.→

Pojačavač se u početnoj fazi zamenjuje modelom ponašanja. Na osnovu zahteva i simulacija na sistemskom nivou izvode se specifikacije na nivou kola. Izabrana topologija pojačavača se deli na osnovne analogne strukture i na osnovu zahteva na nivou kola se izvode projektne specifikacije za svaku osnovnu analognu strukturu. Da bi se olakšao ovaj zadatak definiše se biblioteka osnovnih analognih struktura, i za svaku osnovnu strukturu specificiraju se važni projektni slučajevi i projektni parametri.


Metodologija projektovanja analognih cmos integrisanih kola

Scenario procedure projektovanja – Posle raščlanjavanja kola i prenošenja specifikacija na nivo osnovnih analognih struktura, potrebno je razviti proceduralnu sekvencu projektovanja da bi se dostigle zahtevane specifikacije.

Lokalna optimizacija – Optimizacija se takođe prenosi na nivo osnovnih analognih struktura. Potrebno je da se procene granice tehnologije i da se odrede granične vrednosti parametara. Pošto uvek ima više puteva u nalaženju rešenja, i rešenje jako zavisi od odluka korisnika(projektanta), u kritičnim tačkama proceduralnih scenarija projektovanja se daju uputstva i komentari za lokalnu optimizaciju.

Varijante topologije – Na kraju, u slučajevima kada su specifikacije vrlo zahtevne i ne mogu da se dostignu, rešenje je da se zameni naprednijom verzijom samo ona osnovna analogna struktura koja utiče na parametar koji je u pitanju.

Kada se kolo kompletira na tranzistorskom nivou, njegove performanse moraju da se provere ponavljanjem simulacija na sistemskom nivou, kakve su bile korišćene na početku projektovanja. Ukoliko neka od specifikacija na sistemskom nivou nije dostignuta, mogu da se izdvoje parazitni efekti i dodaju u model ponašanja, a zatim da se ponove sekvence projektovanja.


Metodologija projektovanja analognih cmos integrisanih kola

Projektovanje na tranzistorskom nivou bazirano na nivou inverzije tranzistora

U klasičnom pristupu dimenzionisanju CMOS tranzistora projektne promenljive su ID (struja polarizacije tranzistora), W (širina kanala) i L (dužina kanala). U alternativnom pristupu koriste se dve projektne promenljive: IF (faktor inverzije tranzistora) i L (dužina kanala). Može se pokazati da struja polarizacije tranzistora nije nezavisno promenljiva na tranzistorskom nivou pošto je ona određena specifikacijama na nivou kola. Stoga ona može da se promeni samo na nivou kola, a za to je potrebna iteracija ponovnog projektovanja na nivou osnovnih analognih struktura.

U ovom alternativnom pristupu projektovanje na nivou tranzistora se obično zasniva na EKV modelu, u kojem su projektni parametri tranzistora dati kao kontinualne i jedinstvene funkcije nivoa inverzije tranzistora. Ovo omogućava jednostavnu procenu granica vrednosti parametara i definisanje strategije optimizacije na tranzistorskom nivou.

Na ovoj osnovi identifikuju se mogući slučajevi rešenja i predlažu se uputstva za projektovanje na tranzistorskom nivou.


Metodologija projektovanja analognih cmos integrisanih kola

Projektni parametri tranzistora

Simetrija tranzistora i definisanje njegovih napona

MOS tranzistor je komponenta sa četiri priključka koja poseduje simetriju sors/drejn. Imajući u vidu ovu simetriju, naponi se određuju u odnosu na supstrat (osnovu).

5


Metodologija projektovanja analognih cmos integrisanih kola

s - površinski potencijal

Qi = Qinv - naelektrisanje inverzije (po jedinici površine)

Qb - nepokretno negativno naelektrisanje u osiromašenom sloju osnove

Qfc - fiksno naelektrisanje u oksidu na granici sa osnovom (kanalom)

Qb + Qi= Qsi- ukupno negativno naelektrisanje

ms - razlika kontaktnih potencijala metala gejta i poluprovodnika u kanalu


Metodologija projektovanja analognih cmos integrisanih kola

Režimi rada

Režimi rada u gornjoj tabeli definisani su u odnosu na površinski potencijal s i potencijal kanala Vch. Vch odgovara razlici kvazi-Fermijevih potencijala većinskih i manjinskih nosilaca duž kanala.

Integracijom pokretnog naelektrisanja duž kanala dobija se izraz za struju drejna. Normalizovana direktna komponenta struje drejna daje indikaciju nivoa inverzije, koji može da se koristi kao parametar u projektovanju.


Metodologija projektovanja analognih cmos integrisanih kola

Izraz za naelektrisanje inverzije se dobija integracijom Poasonove jednačine (za n-kanalni tranzistor):

 - faktor modulacije osnove (supstrata)

Relacija između površinskog potencijala s , naelektrisanja inverzije Qinv i napona gejta VG, koja važi u svim radnim režimima, je

Jaka inverzija, napon uštinuća (pinch-off voltage) i faktor nagiba

Napon praga VT0, napon uštinuća VP i faktor nagiba n se odnose na rad u režimu jake inverzije. Oni su izvedeni iz aproksimacije naelektrisanja inverzije u režimu jake inverzije.

U režimu jake inverzije površinski potencijal je s= 2F + mVt+Vch. (Vt = kT/q)

Uz 0= 2F + mVt može da se napiše s= 0+Vch. Sada je

Ako je prag napona gejt – osnova ,

naelektrisanja inverzije može da se napiše kao


Metodologija projektovanja analognih cmos integrisanih kola

Napon praga VT0 je napon gejta za koji je kanal u ravnoteži (Vch = 0) i naelektrisanje inverzije je jednako nuli. Sledi

Napon uštinuća VP je potencijal kanala za koji, pri datom naponu gejta, naelektrisanje inverzije postaje jednako nuli (tj. kanal je uštinut). Iz

sledi

Napon uštinuća kao funkcija napona gejta je prikazan na slici na sledećem slajdu. Ako je napon gejta jednak VT0 , napon uštinuća je jednak nuli. Nagib VP =f(VG ) nije konstantan i obično se piše

gde je n faktor nagiba. Iz jednačine za VG on

može da se izračuna kao

i pošto zavisi od  često se naziva faktorom efekta osnove. Njegova vrednost obično varira između 1,2 i 1,8. Za ručne proračune njegova vrednost se aproksimira asimptotskom vrednošću u režimu jake inverzije i daje se kao tehnološki parametar. Sada se napon uštinuća dobija aproksimacijom prvog reda gornjeg izraza za VP kao


Metodologija projektovanja analognih cmos integrisanih kola

Aproksimativni izraz za VPsa prethodnog slajda može da se koristi u ručnim proračunima i ako tranzistor nije u režimu jake inverzije. Iz ove relacije se vidi da je VG = VT0 + nVP . Na osnovu toga može da se napiše i VTB = VT0 +nVch , pošto je VTB prag napona gejta pri nekom naponu kanala,

VTB =VGQinv=0, a VP =VchQinv=0. Unošenjem ovih izraza za VG i VTB u izraz za Qinv dobija se Qinv =  Coxn(VPVch). Dakle, u režimu jake inverzije Qinv linearno zavisi od

VPVch .


Metodologija projektovanja analognih cmos integrisanih kola

Slaba inverzija

Kada je potencijal kanala veći od VP , naelektrisanje inverzije Qinv postaje mnogo manje od naelektrisanja osiromašene oblasti Qdep i kanal je u režimu slabe inverzije. Zbog Qinv«Qdep može da se napiše

Na osnovu poređenja sa definicijom za VP ,

sledi da pri slaboj inverziji površinski potencijal može da se aproksimira sa

Kada se ovo unese u rešenje Poasonove jednačine

i razvije u Tajlorov red, naelektrisanje inverzije u režimu slabe inverzije može da se aproksimira sa

Dakle, u režimu slabe inverzije Qinv eksponencijalno zavisi od VPVch .


Metodologija projektovanja analognih cmos integrisanih kola

Struja drejna i specifična struja

Slika prikazuje naelektrisanje inverzije u funkciji potencijala kanala. Vidi se da ono linearno zavisi od (VPVch) u režimu jake inverzije, a eksponencijalno u režimu slabe inverzije. Prelazna oblast odgovara umerenoj inverziji. Struja drejna se dobija integracijom naelektrisanja inverzije duž kanala, i proporcionalna je osenčenoj površini na istoj slici.

Ako se pretpostavi da pokretljivost ne zavisi od pozicije duž kanala, struja drejna je

Ovaj integral može da se

napiše na sledeći način:


Metodologija projektovanja analognih cmos integrisanih kola

Ovim se uvodi koncept direktne (IF) i inverzne (IR) struje, koji je potpuno u skladu sa simetrijom tranzistora: ako se naponi drejna i sorsa međusobno zamene, menja se samo znak struje drejna.

Korišćenjem prethodno određenih aproksimacija za naelektrisanje inverzije mogu da se odrede izrazi za IF,R u režimu slabe/jake inverzije. Međutim, za projektovanje analognih kola malog napona napajanja i male snage, neophodno je da se raspolaže jednim izrazom koji obuhvata sve režime inverzije. Prema tome, korišćenjem interpolacije dobija se kontinualna funkcija koja važi pri svim nivoima inverzije:

gde direktna struja zavisi od (VPVS), a inverzna struja zavisi od (VPVD). Pored toga, direktna i inverzna struja mogu da se normalizuju na

Ova vrednost se obično naziva specifičnom strujom.

Specifična struja je važan projektni parametar i jednaka je struji drejna kada tranzistor radi u sredini umerene inverzije. Parametar  se obično određuje kao

gde je dato kao parametar modela koji se naziva transkonduktansnim parametrom. Specifična struja zavisi od tehnologije i geometrije tranzistora. Međutim, za potrebe analognog dizajna, za datu tehnologiju specifična struja može da se smatra funkcijom samo geometrije tranzistora. Konačno, struja drejna je

gde su normalizovana direktna i inverzna struja

i izračunavaju se korišćenjem aproksimacije za

VP jednake


Metodologija projektovanja analognih cmos integrisanih kola

Važna činjenica ovde je da slučaj kada je napon sorsa ili drejna manji od VP odgovara radu u režimu jake inverzije, a slučaj kada su naponi i sorsa i drejna veći od VP odgovara radu u režimu slabe inverzije, kao što je prikazano na slici desno.

Struja drejna u zasićenju i napon zasićenja

Na osnovu prethodnih izraza, triodna oblast i

oblast zasićenja mogu da se interpretiraju na

sledeći način: kada se menja napon drejna, sve

dok su direktna i inverzna struja istog reda veličine, tranzistor je u triodnoj oblasti. Kada je IF»IR uticaj napona drejna postaje zanemarljiv, tj. tranzistor radi u oblasti zasićenja, i struja drejna je jednaka struji drejna u zasićenju IDsat:

Pogodniji način za odredjivanje da li tranzistor radi u triodnoj oblasti ili u zasićenju je poređenje razlike napona drejna i sorsa sa projektnim parametrom koji se naziva naponom zasićenja VDSsat . Da bi se on izračunao potrebno je ponovo analizirati uslove za triodnu oblast i zasićenje pri jakoj i slaboj inverziji.

Kada tranzistor radi u jakoj inverziji, triodna oblast i zasićenje mogu da se definišu u odnosu na VP : ako su i VS i VD manji od VP tranzistor je u triodnoj oblasti, a ako je

tranzistor je u zasićenju. Napon zasićenja se izračunava kao

što je prikazano na slici a) na sledećem slajdu.


Metodologija projektovanja analognih cmos integrisanih kola

Kada tranzistor radi u slaboj inverziji Pošto je direktna struja drejna ovde nekoliko redova veličine manja nego u slučaju jake inverzije pa uslov IF»IR ne može lako da se verifikuje, napon zasićenja se određuje prema prihvatljivoj grešci između struje drejna i očekivane struje drejna u zasićenju (slika b). Procenjuje se da je ova vrednost (napona zasićenja) nekoliko Vt .

Na osnovu ovih asimptota napona zasićenja, EKV model predlaže jednostavnu relaciju

gde napon zasićenja zavisi samo od normalizovane direktne struje drejna, ili nivoa inverzije kao što će biti pokazano sledeće.


Metodologija projektovanja analognih cmos integrisanih kola

Faktor inverzije kao mera nivoa inverzije tranzistora

Nivo inverzije može da se odredi na osnovu direktne struje drejna IF , koja je direktno proporcionalna pokretnom naelektrisanju inverzije duž kanala. Projektni parametar se naziva faktorom inverzije IF koji je jednak:

Gornja relacija pokazuje da je faktor inverzije određen:

- strujom zasićenja (odnosno strujom polarizacije tranzistora, kao što će biti pokazano kasnije) i geometrijom tranzistora (preko specifične struje);

- naponima polarizacije tranzistora (VG , VS).

Kada je struja drejna u zasićenju jednaka specifičnoj struji, tranzistor radi na sredini umerene inverzije, tj. IF = 1. Stoga se procenjuje da prelazna oblast rada u umerenoj inverziji odgovara opsegu struja drejna između 0,1IS i 10IS . U skladu sa tim, oblasti rada u režimu jake, umerene i slabe inverzije definišu se kao u priloženoj tabeli. Ovo omogućava jednostavnu manipulaciju podatkom o nivou inverzije tokom procesa analognog projektovanja.


Metodologija projektovanja analognih cmos integrisanih kola

Transkonduktanse

Transkonduktansa gejta gmG , obično se označava sa gm i naziva transkonduktansom tranzistora

Transkonduktansa sorsa gmS

Važno je pomenuti transkonduktansu osnove, korišćenu u SPICE-u

pošto se u EKV modelu naponi gejta, sorsa i drejna određuju u odnosu na osnovu.

Transkonduktansa drejna gmD

obično se označava kao gds .

Ovo je ispravno pošto uticaj napona sorsa može da se zanemari kada se određuje inverzna struja.

Ako se uzme u obzir da su IF,R funkcije (VPVS,D), sledi da je

S druge strane, napon uštinuća se

aproksimira sa pa je


Metodologija projektovanja analognih cmos integrisanih kola

Stoga je u oblasti zasićenja

Sada jednačina za struju drejna sa prethodnog slajda može da se napiše u obliku

što daje ekvivalentnu šemu za male signale prikazanu na slici.

Transkonduktansa drejn – sors je

predstavljena kao otpornik pošto

je kontrolisana naponom na

svojim krajevima. Stoga ona

predstavlja izlaznu provodnost

tranzistora i važan je parametar

u projektovanju. Za ručne

proračune u projektovanju

analognih kola izlazna

provodnost se aproksimira pomoću Early-jevog napona Va kao

(Ovo je Early-jev napon za jediničnu dužinu tranzistora)


Metodologija projektovanja analognih cmos integrisanih kola

Normalizovana transkonduktansa

Diferenciranjem struje drejna i interpolacione funkcije EKV modela dobija se

Normalizovana transkonduktansa, izvedena iz prve od ovih jednačina i definisana kao

predstavlja fundamentalnu relaciju za projektovanje analognih

kola. Ona daje vezu između parametra za male signale i

jednosmernih parametara (struje drejna u zasićenju i faktora

inverzije). Ona predstavlja meru

translacije struje polarizacije u

transkonduktansu za različite nivoe

inverzije. Stoga se često naziva

faktorom efikasnosti

transkonduktanse TEF. Ova

relacija je univerzalna i ne zavisi od

tehnologije. U slaboj inverziji

asimptotski se približava jedinici, a

asimptota za jaku inverziju je


Metodologija projektovanja analognih cmos integrisanih kola

Kapacitivnosti

Varijacija globalnog naelektrisanja (Qinv, QG , Qd) u odnosu na varijacije napona priključaka modeluje se preko unutrašnjih kapacitivnosti. Nazivaju se unutrašnjim zato što se odnose na unutrašnji deo tranzistora (koji se sastoji od inverzionog sloja, osiromašene oblasti, oksida i gejta), koji određuje njegovo ponašanje. Ostatak tranzistora predstavlja spoljašnji deo i utiče na parazitne efekte koji obično ograničavaju ukupni odziv.

Unutrašnje kapacitivnosti su:

- kapacitivnosti između gejta i ostalih priključaka

- kapacitivnosti između supstrata i priključaka sorsa/drejna

Ovaj način modelovanja je ispravan samo za kvazi-statičko ponašanje, tj. ako naponi priključaka variraju dovoljno sporo, tako da raspodela naelektrisanja u kanalu može da prati varijacije sa zanemarljivom inercijom. Kvazi-statičko ponašanje je ispravno do


Metodologija projektovanja analognih cmos integrisanih kola

Unutrašnje kapacitivnosti se izračunavaju iz normalizovane direktne i inverzne struje drejna:

U oblasti zasićenja je , pa je


Metodologija projektovanja analognih cmos integrisanih kola

Spoljašnje kapacitivnosti su:

- kapacitivnosti preklapanja između gejta i sorsa, drejna ili supstrata i određene su sa:

gde su i parametri tehnologije;

- kapacitivnosti spoja sorsa/drejna, i

Kompletna šema za male

signale je prikazana na slici desno

gore, a uprošćena šema za

rad u zasićenju, u analognim

primenama, na slici dole.


Metodologija projektovanja analognih cmos integrisanih kola

Unutrašnje pojačanje

Unutrašnje pojačanje se definiše kao odnos transkonduktanse i izlazne konduktanse

Ovaj parametar pokazuje granice tehnologije, tj. pojačanje koje može da se dostigne sa jednim pojačavačkim stepenom pri datim uslovima polarizacije. On zavisi od odnosa gm/IDsat , dakle od nivoa inverzije, kao i od dužine tranzistora.

Jedinična učestanost

Predstavlja maksimalnu učestanost do koje tranzistor može da se koristi, i mera je brzine rada tranzistora.


Metodologija projektovanja analognih cmos integrisanih kola

Unutrašnji šum

Spektralna gustina strujnog termičkog šuma može da se aproksimira zavisnošću od faktora inverzije

gde je Za rad u zasićenju ovo postaje SIth

Spektralna gustina naponskog termičkog šuma se zatim izračunava kao

Spektralna gustina naponskog fliker šuma je

gde je f učestanost a KF i AF su tehnološki

parametri.

Ekvivalentna spektralna gustina naponskog šuma na ulazu je jednaka zbiru


Metodologija projektovanja analognih cmos integrisanih kola

Učestanost na kojoj je komponenta fliker šuma jednaka komponenti termičkog šuma naziva se ugaonom učestanošću (corner frequency)


Metodologija projektovanja analognih cmos integrisanih kola

Način projektovanja

Svaki tranzistor u kolu predstavlja kombinaciju jednog ili nekoliko projektnih parametara. Specifikacija za svaku osnovnu analognu strukturu se izvodi iz specifikacije kola. Sve struje polarizacije su određene ili iz zahteva za maksimalnu dozvoljenu struju disipacije ili minimalnu prihvatljivu brzinu. Pošto se svaka osnovna analogna struktura sastoji od jednog ili nekoliko tranzistora koji realizuju određenu analognu funkciju, potrebne vrednosti parametara svakog tranzistora se ekstrahuju iz specifikacije analogne strukture. Stoga se projektovanje na nivou tranzistora sastoji od proračuna vrednosti projektnih varijabli tranzistora kojima se ostvaruju zadati projektni parametri analogne strukture sa datom strujom polarizacije.

Projektni parametri i projektne promenljive

Za projektovanje osnovnih analognih struktura su potrebni sledeći parametri tranzistora:

- napon zasićenja VDSsat

- transkonduktansa gm

- izlazna konduktansa gds

- parazitne kapacitivnosti (unutrašnje/spoljašnje)

- pojačanje Ai

- jedinična učestanost ft

- ekvivalentni šum


Metodologija projektovanja analognih cmos integrisanih kola

Iz datih izraza za ove parametre tranzistora se vidi da oni zavise od sledećih promenljivih:

- struja zasićenja IDsat

- faktor inverzije IF

- širina tranzistora W

- dužina tranzistora L

- odnos W/L

- površina WL .

Međuzavisnost ovih varijabli komplikuje zadatak određivanja veličina tranzistora, što u tradicionalnom načinu projektovanja predstavlja proračun širine i dužine tranzistora. Stoga problem projektovanja na nivou tranzistora treba da se postavi drugačije.

Pošto tranzistor u analognom kolu obično radi u zasićenju, data struja polarizacije predstavlja struju drejna u zasićenju:

Stoga struja drejna u zasićenju nije

nezavisna promenljiva na nivou tranzistora, pošto je određena projektovanjem na nivou kola. Ako je zadat faktor inverzije IF, odnos W/L može da se izračuna kao

ili obrnuto. Pošto dužina tranzistora utiče na važne projektne parametre kao što su izlazna konduktansa i jedinična učestanost, pogodno je izraziti širinu u funkciji IF i L :


Metodologija projektovanja analognih cmos integrisanih kola

Ovim se širina tranzistora eliminiše iz skupa projektnih promenljivih. Na isti način površina tranzistora može da se napiše kao

Na ovaj način, problem dimenzionisanja tranzistora može da se posmatra kao proračun faktora inverzije i dužine tranzistora u cilju postizanja zadatih projektnih parametara sa datom strujom polarizacije.

Tabela projektnih parametara u funkciji projektnih promenljivih

U sledećoj tabeli su dati svi značajni tranzistorski projektni parametri u funkciji dve nezavisne projektne promenljive. Umesto transkonduktanse je kao projektni parametar upotrebljen odnos gm/IDsat , pošto on zavisi samo od faktora inverzije, pa je pogodniji za analogni dizajn. Sa druge strane, zbir svih unutrašnjih kapacitivnosti je aproksimiran sa

gde se površina WL zamenjuje datim izrazom. Na sličan način je jedinična učestanost izražena kao funkcija faktora inverzije i dužine tranzistora. Rekapitulacija projektnih parametara i njihova zavisnost od projektnih promenljivih naznačena je na sledećoj slici. Odnos gm/IDsat , napon zasićenja i izlazna konduktansa zavise od samo jedne projektne promenljive i kada su ovi parametri dati kao projektna specifikacija, dužina tranzistora ili faktor inverzije se direktno izračunava. Nasuprot tome, projektni parametri koji zavise od dve projektne promenljive zahtevaju ili dva projektna uslova ili strategiju optimizacije.


  • Login