1 / 23

Redundant Binary 를 이용한 고성능 , 저전력의 변형된 Booth 곱셈기

Redundant Binary 를 이용한 고성능 , 저전력의 변형된 Booth 곱셈기. 성균관대학교 VADA Lab. 김 진 혁. 목 차. 연구의 중요성 연구배경 Modified Booth 곱셈기 Wallace Tree - 4:2 Compressor 제안된 Carry-Propogation-Free Adder 제안된 Basic Encoding Method (BEM) 제안된 Extended Encoding Method (EEM) 제안된 곱셈의 Block Diagram 실험결과

maris
Download Presentation

Redundant Binary 를 이용한 고성능 , 저전력의 변형된 Booth 곱셈기

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Redundant Binary를 이용한 고성능, 저전력의 변형된 Booth 곱셈기 성균관대학교 VADA Lab. 김 진 혁

  2. 목 차 • 연구의 중요성 • 연구배경 • Modified Booth 곱셈기 • Wallace Tree - 4:2 Compressor • 제안된 Carry-Propogation-Free Adder • 제안된 Basic Encoding Method (BEM) • 제안된 Extended Encoding Method (EEM) • 제안된 곱셈의 Block Diagram • 실험결과 • 결론 및 향후계획

  3. 연구의 중요성 • 곱셈은 덧셈과 함께 correlation, convolution, filtering, DFT(Discrete Fourier Transform) 등과 같은 디지털 신호 처리에 있어서 가장 많이 사용되는 연산이다. • 최근 멀티미디어에 대한 관심이 높아지면서 MPEG등과 같은 대규모 데이터들의 실시간 처리를 위해서는 DCT등의 비선형 연산이 필요하다. • 이러한 비선형 함수의 계산은 곱셈과 덧셈을 반복적으로 수행함으로써 이루어지기 때문에 덧셈이나 곱셈이 전체 시스템에 많은 영향을 미친다. • 곱셈 연산은 기본적으로 덧셈 연산을 포함하고 있기 때문에 덧셈보다 수행속도가 느리므로 고속, 저전력의 곱셈기가 전체 시스템의 성능을 높이기 위하여 매우 중요하다.

  4. 연구배경 • 곱셈기는 크게 두 부분의 기능 블럭으로 구성된다. • 현재 가장 많이 사용되는 곱셈기는 부분합들을 만들어 내는 인코더부분은 Booth 인코더를, 부분합들을 더하는 adder array에는 Wallace Tree를 이용하는 곱셈기이다. • 본 논문에서는 2의 보수가 아닌 Redundant Binary 표현( , 0, 1 )을 사용하여 새로운 Booth 인코더를 제안하였고, 이를 Carry-Propagation-Free Adder를 사용하여 부분곱들을 더하는 새로운 곱셈기를 제안하였다.

  5. Modified Booth 곱셈기 • Multibit Recoding을 사용하여 부분합의 갯수를 n/2개로 줄여 고속의 곱셈을 가능하게 한다. • 피승수(multiplicand) : X , 승수(multiplier) : Y • Recoded digit = Y2i-1 + Y2i -2Y2i+1 ( Y-1=0 ) < Generation and operation of recoded digit >

  6. Modified Booth 곱셈기 - 예 • Example

  7. Wallace Tree - 4:2 Compressor

  8. Carry-Propagation-Free Adder • Carry-Propagation-Free adder는 carry propagation의 발생없이 2진 트리형태로 덧셈이 가능하기 때문에 고속 및 저전력을 실현할 수 있다. • Carry-Propagation-Free adder는 다음과 같은 2단계로 구성된다 • 첫번째 단계 : intermediate sum과 intermediate carry를 만드는 단계 • 두번째 단계 : final sum을 만드는 단계 • 첫번째 단계에서의 계산 법칙

  9. 제안된 Carry-Propagation-Free Adder • Redundant binary 표현은 { , 0, 1 }으로 구성된다. • 다음과 같이 하나의 digit를 두 개의 bits로 표현한다. • 곱셈 연산은 shift-and-add 알고리즘을 사용하기 때문에 덧셈기는 다음과 같이 세 부분으로 구성된다.

  10. 제안된 Carry-Propagation-Free Adder의회로도 Body adder Remain adder

  11. 제안된 Basic Encoding Method (BEM) • Multibit Recoding과 Booth 인코더를 위해서는 새로운 코딩이 필요하다. • 제안된 코딩은 양수와 음수로 나누어 진다. • 양수인 경우 여기에서, , • 음수인 경우 여기에서, , • 그러므로, RB으로 구성된 Y(n-bit)는 여기에서, ,

  12. 제안된 Basic Encoding Method (BEM) - 예 • 4-bit 코딩의 예

  13. 제안된 Extended Encoding Method (EEM) • BEM 방법은 세 가지 digits({ , 0, 1 })를 사용하므로 면적, 속도 그리고 전력 소비 면에서 단점을 가지고 있다. • 이러한 단점을 보안하기 위한 아래 식과 같은 새로운 Extended Encoding Method(EEM)를 제안한다. • EEM은 Virtual MSB( )를 사용한 코딩 방식이다. • 양수인 경우 ( ) , 여기에서 • 음수인 경우 ( ) , 여기에서

  14. 제안된 Extended Encoding Method (EEM) - 예 • 4-bit 코딩의 예

  15. Conversion 알고리즘 • 2의 보수의 제안된 EEM으로의 변환은 다음과 같다. • 양수인 경우 , 여기에서 • 음수인 경우 , 여기에서 • 8 bits인 경우의 예

  16. Redundant Binary (RB) Booth 곱셈기 • RB를 사용하여 Booth 새로운 인코더를 제안한다. • Recoded Digit ( )= Y2i-1 + Y2i -2Y2i+1 ( Y-1=0) Receded Digit ( )= - ( Y2i-1 + Y2i -2Y2i+1) ( Y-1=0) • Recoded Digit의 생성과 역할 인 경우 인 경우

  17. 제안된 Encoder의 회로도

  18. Redundant Binary (RB) Booth 곱셈기 • Example • 제안된 알고리즘의 장점 • carry propagation 이 발생하지 않는다. • Sign extension 부분이 필요하지 않다. • 4:2 compressor를 사용하지 않으면서도 시스템의 성능을 저하시키지 않는다. • 부분합을 생성하는 과정에서 area, speed 그리고 power를 최소화하였다.

  19. 제안된 곱셈기의 Block Diagram

  20. 실험결과 - Area

  21. 실험결과 - Delay

  22. 실험결과 - Power Dissipation

  23. 결론 및 향후계획 • 본 논문에서는 Redundant Binary를 사용하여 고성능, 저전력의 Booth 곱셈 알고리즘을 제안하였다. • 제안된 곱셈기의 특징은 다음과 같다. • Booth 알고리즘을 사용하여 n/2개의 부분곱을 생성하므로 고속의 연산을 가능하게 하였다. • Redundant Binary 수치계를 이용한 carry-propagation-free adder를 사용하여 고속, 저전력을 실현하였다. • 새로운 encoding 알고리즘을 제안하여 부분곱 생성과정에서 면적, 속도 그리고 전력면에서 많은 이득을 얻을 수 있었다. • Redundant Binary로 인하여 array 곱셈기보다는 면적의 증가가 있지만, Wallace tree를 이용한 Booth 곱셈기보다는 면적의 감소가 있었다. • 향후 제안된 곱셈기는 Digital Signal Processing(DSP)분야에 매우 효과적으로 이용될 수 있을 것이다.

More Related