1 / 40

Familias Lógicas Electrónica Digital

Electrónica Básica. Familias Lógicas Electrónica Digital. José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC. Familias lógicas. Basadas en transistores de efecto de campo CMOS: Complementary Metal-Oxide-Semiconductor

kimn
Download Presentation

Familias Lógicas Electrónica Digital

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Electrónica Básica Familias LógicasElectrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

  2. Familias lógicas Basadas en transistores de efecto de campo CMOS: Complementary Metal-Oxide-Semiconductor Field Effect Transistor Basadas en transistores bipolares TTL: Transistor-Transistor logic ECL: Emiter-coupled logic El diseño lógico de un circuito combinacional es independiente de la tecnología usada, sin embargo la realización física de este circuito si debe tenerla en cuenta, por factores como: -Márgenes de ruido -Entorno de trabajo del circuito -Fanout -Necesidad de: -Velocidad -Salidas en colector abierto -Consumo -Salidas Three-state -Alimentación disponible

  3. Familias lógicas: CMOSInversor Veamos la configuración básica de un inversor (circuito más simple) para analizar sus características V =+5.0V DD S G Transistor p-MOS cerrado cuando V -V < V -V IN DD ILmax D DD V <V V V IN ILmax IN OUT D G Transistor n-MOS cerrado cuando V -0>V S IHmin IN Gnd

  4. Familias lógicas: CMOS comportamiento eléctrico estático Niveles lógicos y margen de ruido Parámetros característicos V :Es la tensión de salida mínima que se garantiza en nivel alto. V :Es la mínima tensión de entrada que se garantiza será reconocida como nivel alto. V :Es la tensión de salida máxima que se garantiza en nivel bajo. V :Es la máxima tensión de entrada que se garantiza será reconocida como nivel bajo. OHmin IHmin OLmax ILmax

  5. Familias lógicas: CMOS Los elementos lógicos abstractos procesan 0's y 1's. Los circuitos reales procesan señales eléctricas, en este caso niveles de tensión VDD VOHmin Nivel alto, 1 Niveles lógicos para para puertas CMOS VIHmin VILmax Nivel bajo, 0 VOLmax Gnd

  6. Familias lógicas: CMOSInversor V =+5.0V V =+5.0V DD DD Cerrado Abierto 0V 5V VOH ~ 5V VOL~0V Cerrado Abierto

  7. Familias lógicas: CMOS comportamiento eléctrico estático Niveles lógicos y margen de ruido Los parámetros relacionados con los niveles lógicos nos dan información acerca de los niveles de ruido que será capaz de aceptar nuestra lógica sin que se corrompa la información. Estos parámetros pueden venir dados como valores absolutos o como relativos a la alimentación. Ejemplo: Serie HC atacando puertas CMOS V =4.9V V =0.1V El margen de ruido será: OHmin OLmax V =3.5V V =1.5V IHmin ILmax Nivel alto 4.9V-3.5V=1.4V Nivel bajo 1.5V-0.1V=1.4V

  8. VDD R VIN Thev + V Thev - Gnd Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. 1.-En régimen estático cualquier carga es resistiva, por tanto este estudio es totalmente generalizable. 2.-Cualquier carga puede representarse por su equivalente de Thevenin

  9. R pOFF Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. Ejemplo VDD V Thev V = · R OUT nON R + R Thev nON V OUT R 5V Thev Si V >V no podremos cargar nuestro inversor con ese circuito. OUT OLmax + R V nON Thev - Gnd

  10. R pON Si V <V no podremos cargar nuestro inversor con ese circuito. OUT OHmin Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. Ejemplo 2 V -V Thev DD VDD V V = · R + Thev OUT Thev R + R Thev pON V OUT R 0V Thev + R V nOFF Thev - Gnd

  11. Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. Desafortunadamente no conocemos las impedancias de los transistores, sólo conocemos los siguientes parámetros. I Máxima corriente que la salida puede absorber en estado bajo manteniendo una tensión de salida inferior a V I Máxima corriente que la salida puede generar en estado alto manteniendo una tensión de salida superior a V OLmax OLmax OHmax OHmin

  12. Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. R =1K , V =3.5V Ejemplo: Thev Thev Si consideramos R 0 pON VDD 5-V Thev I = =1.5mA OH R V R OUT Thev pON R 0V Thev I debe ser < I OHmax OH + R V nOFF Thev - Gnd

  13. Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. R =1K , V =3.5V Continuación del Ejemplo: Thev Thev Si consideramos R 0 nON VDD V Thev I = =3.5mA OH R V R OUT Thev pOFF R 5V Thev Si I < I la puerta funcionará correctamente con esta carga OH OHmax y + R V nON Thev Si I < I OL OLmax - Gnd

  14. Familias lógicas: CMOS comportamiento eléctrico estático Fanout Definición: Es el número máximo de entradas con las que se puede cargar la salida de nuestra puerta lógica. IImax Es la máxima corriente de entrada que se necesita en la puerta de los transistores que forman la puerta lógica. I I OLmax OHmax Fanout=Min( , ) I I IHmax ILmax Para puertas CMOS I = I ILmax IHmax

  15. Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con entradas no ideales Si las entradas no son cercanas a las tensiones de alimentación y tierra, los transistores no están ni completamente abiertos, ni totalmente cerrados, de forma que los transistores en ON presentan una resistencia mayor de la ideal y los transistores en OFF menor. La potencia consumida es no nula, incluso sin carga y la salida no es la ideal VDD R nVIN R V = ·VDD OUT R +R p(VIN-VDD) nVIN p(VIN-VDD) VIN R nVIN Gnd

  16. Familias lógicas: CMOS Puertas NAND, NOR NAND A A B NOR B Salida Salida A A B B

  17. Familias lógicas: CMOS Puertas NAND, NOR Entradas sin usar. Ejemplo: Puerta AND de cuatro entradas, sólo tenemos tres literales. F=A·B·C=1·A·B·C VDD 1K 1 A A B F B F C C Nunca dejar una entrada sin conectar. (al aire)

  18. Familias lógicas: CMOS comportamiento eléctrico dinámico Tiempo de transición: Es el tiempo que un circuito tarda en cambiar de estado. Es debido a que un cambio de estado requiere la carga de una serie de capacidades, entre las que cabe incluir: -La puerta de los transistores a la salida -Las capacidades del cableado -Los circuitos de entrada, el encapsulado,etc.... Transición ideal Transición real Nivel alto Nivel bajo t t r f Los tiempos tanto de subida como de bajada dependerán de la capacidad de carga así como de la resistencia en ON de los transistores y del cableado.

  19. Familias lógicas: CMOS comportamiento eléctrico dinámico Análisis de los tiempos de transición VDD Circuito equivalente de carga R p R L VIN + C L R n V L - Gnd

  20. Familias lógicas: CMOS comportamiento eléctrico dinámico Análisis de los tiempos de transición Carga de otra puerta CMOSR =V =0V L L VDD VDD Circuito equivalente de carga R p R R L p VIN VIN  + C L C R L n V R L n - Gnd Gnd

  21. Familias lógicas: CMOS comportamiento eléctrico dinámico Análisis de los tiempos de transición VDD Tiempo de subida V OUT R p VIN Ejemplo numérico C L R Datos: V =1.5V V =3.5V R =200 C =100pF n OLmax OHmin nON L Gnd

  22. Familias lógicas: CMOS comportamiento eléctrico dinámico Análisis de los tiempos de transición VDD Tiempo de bajada V OUT R p VIN Ejemplo numérico C L R Datos: V =1.5V V =3.5V R =100 C =100pF n OLmax OHmin nON L Gnd

  23. Familias lógicas: CMOS comportamiento eléctrico dinámico Retardo de propagación Se define como el tiempo que transcurre desde que se produce un cambio en la señal de entrada hasta que éste se refleja en la salida Se suele dar desde el punto medio del flanco de subida o bajada de forma que se eliminan en lo posible los tiempos de transición En caso de que se cargue una puerta en exceso los tiempos de transición harán incrementar el retardo de propagación. t Retardo de propagación cuando la salida pasa de nivel alto a nivel bajo pHL t Retardo de propagación cuando la salida pasa de nivel bajo a nivel alto pLH

  24. t pHL Familias lógicas: CMOS comportamiento eléctrico dinámico Retardo de propagación t pLH t t pHL pLH

  25. Familias lógicas: CMOS comportamiento eléctrico dinámico 1.-Se consume potencia cuando hay paso de corriente desde alimentación a tierra cuando la tensión de entrada está lejos de la alimentación y la tierra, es decir en las transiciones. Frecuencia de las transiciones Tiene magnitud de capacidad aunque no lo es. Viene dado por el fabricante Tensión de alimentación Esta fórmula deja de ser correcta cuando las transiciones son muy lentas. Los fabricantes dan un tiempo máximo para estas de forma que si se excede, el valor de C no es correcto PD

  26. Familias lógicas: CMOS comportamiento eléctrico dinámico 2.-Se consume potencia cuando cargamos la carga capacitiva a la salida. Esta capacidad es debida a las conexiones y a la impedancia de carga. Frecuencia de las transiciones Capacidad que carga la salida de la puerta lógica. Tensión de alimentación Potencia total

  27. Símbolo de un inversor Schmitt-Trigger Familias lógicas: CMOS Dispositivos con entrada Schmitt-Trigger V OUT Función de Transferencia 5.0 V IN 0.0 2.1 2.9 5.0 Este tipo de dispositivos son más inmunes al ruido y son usadas ordinariamente para señales en líneas de transmisión.

  28. Familias lógicas: CMOS Dispositivos con salida Three-State Símbolo de una puerta NAND con Enable A B Enable A Enable Z B Salida Enable B A Puerta NOR

  29. A B Enable Salida Enable B A Familias lógicas: CMOS Dispositivos con salida Three-State Tabla de verdad Enable A B Salida 0 0 0 Z 0 0 1 Z 0 1 0 Z 0 1 1 Z 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 Z significa Alta Impedancia Puerta NOR

  30. Familias lógicas: CMOS Salidas en colector abierto Símbolo de una puerta NAND con salida en colector abierto VDD A Z B VOUT Tabla de verdad A A B Salida 0 0 Abierta 0 1 Abierta 1 0 Abierta 1 1 0 B Gnd NAND

  31. Familias lógicas: CMOS Salidas en colector abierto VDD Para el funcionamiento de estas puertas debe conectarse una resistencia de pull-up VOUT A Su valor máximo vendrá fijado por: I =VDD/R B OLmax pull-up Gnd El valor de la resistencia que pongamos va a fijar: NAND I =(V -V )/R OHmax OHmin DD pull-up R ·C t carga pull-up pLH

  32. Familias lógicas: TTL Características diferenciadoras respecto a CMOS Los transistores usados son bipolares, esto implica: corrientes de entrada mucho mayores consumo de potencia en estática ¿mayor velocidad? Podemos apreciar en los niveles lógicos, que no son simétricos VDD Nivel alto, 1 Niveles lógicos indicativos para puertas TTL VOHmin (2.7V) VIHmin (2.0V) VILmax (0.8V) Nivel bajo, 0 VOLmax (0.5V) Gnd

  33. Compatibilidad entre CMOS y TTL -Hay una diferencia apreciable entre los niveles lógicos de ambos tipos de dispositivos. -Cuando cargamos una puerta CMOS con una TTL estamos exigiendo mayor corriente y por lo tanto los niveles lógicos de salida disminuyen -Las características que ofrecen los fabricantes, tanto para IOLmax y IOHmax como para VOLmax y VOHmin dependen del tipo de puerta con que estemos cargando. Ejemplo: Familia HC con VDD=5.0V Carga CMOS Carga TTL IOLmaxC 0.02 mA VOLmaxC 0.1 V IOHmaxC -0.02 mA VOHminC 4.9 V IOLmaxT 4 mA VOLmaxT 0.33 V IOHmaxT -4 mA VOHminT 4.3 V

  34. VDD Nivel alto, 1 VOHmin (2.7V) VIHmin (2.0V) VILmax (0.8V) Nivel bajo, 0 VOLmax (0.5V) Gnd VDD VOHmin(4.3V) Nivel alto, 1 VIHmin(3.5V) VILmax(1.5V) Nivel bajo, 0 VOLmax(0.33V) Gnd Compatibilidad entre CMOS y TTL TTL CMOS

  35. Compatibilidad entre CMOS y TTL Familias CMOS actuales 4000 Son las primeras pero están en desuso, admiten gran rango de alimentaciones y son muy robustas pero muy lentas. HC y HCT Las siglas significan High-speed CMOS y High-speed CMOS TTL-compatible AC y ACT Son mucho más rápidas que las anteriores y eliminan el problema de la poca cantidad de corriente a la salida que eran capaces de suministrar HC y HCT sus siglas significan Advanced CMOS y Advanced CMOS TTL-compatible La única diferencia de los dispositivos TTL compatibles con los que no lo son radica en los niveles lógicos a la entrada.

  36. Compatibilidad entre CMOS y TTL Familias CMOS actuales FCT y FCT-T Salió a principios de esta década reduce el consumo de potencia y disminuye los retardos. Ambas son TTL compatibles, la diferencia radica en que la segunda reduce el nivel de salida a nivel alto (como las TTL), reduciendo así más el consumo de potencia. Importante FCT, FCT-T AC, ACT HC, HCT Prestaciones - Velocidad  - Consumo  Precio 

  37. Compatibilidad entre CMOS y TTL Familias TTL actuales Shottky TTL Low-power Shottky TTL Advanced Shottky TTL Advanced Low-power Shottky TTL Fast TTL S LS AS ALS F

  38. V OHmin V ILmax V IHmin V OLmax Compatibilidad entre CMOS y TTL Salidas Entradas 5.0V Nivel alto HC, HCT 3.98 AC, ACT 3.94 3.15 HC, AC Margen de ruido a nivel alto LS, S , ALS, AS 2.7 2.0 LS, S, ALS, AS, HCT, ACT Zona no válida 1.35 HC, AC LS, S , ALS, AS 0.5 0.8 LS, S, ALS, AS, HCT, ACT AC, ACT 0.37 Margen de ruido a nivel bajo HC, HCT 0.33 Nivel bajo

  39. V -0.810 -0.810 V IHmax OHmax -0.980 V V -1.105 OHmin IHmin V -1.475 -1.630 V ILmax OLmax V -1.850 -1.850 V ILmin OLmin Familias lógicas: ECL Produce diferencias de tensión pequeñas, menores de 1 voltio, entre los niveles alto y bajo. Sus niveles de alimentación son 0V y entre -4.5 y -5.2V Las potencias consumidas son altas >20mW por puerta Los retardos y tiempos de transición son muy bajos  1ns

  40. Familias lógicas: Generalidades Modelo de caja negra: Los parámetros descritos anteriormente van a ser útiles para cualquier familia lógica, no necesitamos saber como está estructurado internamente un dispositivo sino cuales son sus parámetros de funcionamiento. Alimentación VOHmin VIHmin VOLmax . VILmax IOLmax . . IIHmax IOHmax IILmax tPLH CINtyp tPHL Fanout Entradas Salidas Alimentación

More Related