Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE

1. Turbo décodage de codes produits Reed-Solomon pour le très haut débit-Séminaire des doctorants de TELECOM Bretagne -28 Mars 2008 Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne

2. FEC dans les communications optiques • 1ère génération : codes algébriques simples: RS(255,239) • 2ème génération: codes en blocs concaténés • 3ème génération : Turbo Codes en Blocs (TCB) • Gain de codage > 10dB • Rendements de codage élevés, • Faible complexité de décodage, • Taux de parallélisme élevés. Séminaire des doctorants

3. Etat de l’art • Nombreuses études algorithmiques montrent les bonnes performances des TCB pour l’optique (BCH et RS) • Plusieurs architectures, implantations utilisent des TCB-BCH • Mitsubishi a proposé un turbo décodeur BCH(144,128)x(256,239) sur FPGA, • R=0.764, • NCG > 10dB, • D = 156 Mb/s. • => Pas d’architecture très haut-débit pour le turbo-décodage des codes produits RS Séminaire des doctorants

4. Red. Lignes k2 m Symboles d’informations k1 Red. colonnes Red. Sur red. Dligne n1 n2 П-1 П Dcol Codage / turbo décodage des codes produits ni : taille du code ki: nombre de symboles d’informations i : distance minimum Hamming C1,C2: BCH / RS codes Cp(np, kp, p) C1(n1, k1, 1) C2(n2, k2, 2) np = n1×n2 kp = k1×k2 p = 2×1 Séminaire des doctorants

5. 3.5dB Performances de décodage des TCB • BCH • Bonne convergence • Error-floor • RS • CV plus tardive • Rendements plus élevés Séminaire des doctorants

6. Performances de décodage des TCB (suite…) Séminaire des doctorants

7. Architecture de turbo-décodeurs de codes produits très haut débit j Elementary decoder for row 1 Elementary decoder for column 1 Elementary decoder for row 2 Elementary decoder for column 2 i Interconnection network Interconnection network Elementary decoder for row n Elementary decoder for column n n columns of n symbols A module for one iteration Séminaire des doctorants

8. Architecture du décodeur élémentaire SISO Séminaire des doctorants

9. D  = S Comparaison d’architectures haut-débit D = P  R  fSISO P = n  m Débit  DRS(n)=m  DBCH(n) Taux de Parallélisme Augmenter le débit d’une architecture sans quantifier le coût en complexité n’est pas pertinent… n  m  R  fSISO   = Efficacité : S Séminaire des doctorants

10. BCH(64,57)² RS(31,29)² Comparaison de l’efficacité des turbo décodeurs RS vs BCH • SRAM > 0.5 Stotale • SRAM = O(P²) • Slogique = O(P) • A débit fixe, SBCH>SRS • A surface fixe, DRS>DBCH (RS)>(BCH) Séminaire des doctorants

11. Plateforme de prototypage • Carte de la société DINIGROUP contenant 6 FPGAs Virtex5 LX330 • Communication via bus PCI • Interconnexion simple ou différentielle (LVDS) • Liens SERDES disponibles pour augmenter la bande passante entre FPGAs. Séminaire des doctorants

12. Validation du turbo-décodeur RS(31,29) ² sur 1 itération FPGA V5 LX330 FPGA V5 LX330 LFSR SERDES SERDES Turbo-décodeur RS(31,29)² AWGN Channel emulator Compteur d’erreurs Codeur RS(31,29)² LFSR BER Eb/N0 Main Bus • fmax = 58.75MHz • Din = 9 Gb/s • Dout= 8 Gb/s Ctrl PCI PC Bus PCI Séminaire des doctorants

13. Validation des performances de décodage sur 5 itérations Iter #5 Iter #4 Iter #3 BER #5 BER #4 BER #3 BER #1 BER #2 Gen. Data PC Iter #1 Iter #2 Eb/N0 • fmax = 38.75MHz • Din = 6 Gb/s • Dout= 5.25 Gb/s Séminaire des doctorants

14. Turbo décodage de codes produits Reed-Solomon pour le très haut débit-Séminaire des doctorants de TELECOM Bretagne -28 Mars 2008 Camille LEROUX, Christophe JEGO, Patrick ADDE, Michel JEZEQUEL, Gérald LE MESTRE Institut TELECOM / TELECOM Bretagne

15. Validation d’une itération de décodage sur quelques matrices • 40 matrices validées à Eb/N0=0dB • fmax(TD)= 50MHz • Din= 9 Gb/s • Dout= 8 Gb/s • <50% des ressources utilisées PC Contrôleur PCI RAM Turbo-décodeur RS(31,29)² 1 itération FPGA V5 LX330 Séminaire des doctorants