1 / 8

Modelos de Microprocessadores

8080. PC (16). A 15 , A 14 , .... A 0. + 5 V + 12 V 5 V Φ 1 Φ 2. SP (16). D 7 , D 6 , ... D 0. Acc (8). B (8). Memória RAM. C (8). D (8). E (8). R/W. H (8). L (8). OD. PSW (8). MEMW. MEMR. Taub, pag 390. Modelos de Microprocessadores. 6800.

ilana
Download Presentation

Modelos de Microprocessadores

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 8080 PC (16) A15 , A14 , .... A0 • + 5 V • + 12 V • 5 V • Φ1 • Φ2 SP (16) D7 , D6 , ... D0 Acc (8) B (8) Memória RAM C (8) D (8) E (8) R/W H (8) L (8) OD PSW (8) MEMW MEMR Taub, pag 390 Modelos de Microprocessadores

  2. 6800 A15 , A14 , .... A0 Acc A (8) • + 5 V • Φ1 • Φ2 D7 , D6 , ... D0 Acc B (8) Memória RAM PC (16) SP (16) R/W R/W Index Reg (16) OD PSW (8) Taub, pag 420 Modelos de Microprocessadores

  3. 8086 / 8088 Barramento externo (dados, endereços, controle) AX AH AL BX BH BL CX CH CL DX DH DL SP BP DI SI Lógica de controle de barramento Unidade de execução Fila de instruções de 8 / 6 bytes Somador CS DS SS ES IP Unidade de Controle Linhas de Controle Barramento interno Registradores temporários Unidade de interface de barramento A L U Monteiro, pag 375 Flags Modelos de Microprocessadores

  4. B a r r a m e n t o s i n t e r n o s 80486 Unidade de cache Registra-dores de segmento Registra-dores de uso Geral Tabela páginas Controle do Cache Cálculo endereço página Registra-dores descritores Cache (8 kB) Desloca-mento Inter - face de Barra - mento Barramentos: Dados . Endereço Controle . Cálculo endereço segmento Unidade de paginação ALU Unidade de Segmentação Multiplica / Divide Unidade de inteiros Linhas de Controle Pré-busca Controle de Ponto Flutuante Memória de Controle Fila de pré-busca Decodi-ficador Registra-dores de Ponto Flutuante Unidade de pré-busca Unidade de Controle Unidade de ponto flutuante Modelos de Microprocessadores

  5. 16 bits 16 bits AH (AX) AL EAX BH (BX) BL EBX CH (CX) CL ECX DH (DX) DL EDX ESI EDI EBP ESP CS SS DS ES FS GS EIP EFLAG Modelos de Microprocessadores Registradores do 80386, 80486 e do Pentium (lembrete) ESP: Extended Stack pointer EBP: Extended Base Pointer EDI: Extended Destino (String) ESI: Extended Source (origem; String) CS: Segmentação, Código (programa) DS: Segmentação, Dados ES: Segmentação, “Extra” FS: Segmentação, adicional GS: Segmentação, adicional SS: Segmentação, “Stack” (Pilha) EIP: Extended Instruction Pointer = PC EFLAG: Extended Flag

  6. Pentium Decisão de predição Cache de código Buffer Pre-fetch Controle de Ponto Flutuante Soma Produto Divisão ALU de inteiros ALU de inteiros Interface de barramento (64 bits) Barramento de dados (64 bits) Registradores gerais Cache de dados Modelos de Microprocessadores Zelenovsky, Mendonça, pag 83

  7. Pinagem IBM PC Bus GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND OSC CLK RESET A19 .. A0 D7 .. D0 ALE MEMR MEMW IOR IOW AEN IO CH CKK IO CH RDY IRQ2 .. IRQ7 DRG1 .. DRG3 DACK0 .. DACK3 T / C +5V -5V -12V -12V GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 BHE MN/MX RD RQ/GT0 RQ/GT1 LOCK S2 S1 S0 QS0 QS1 TEST READY RESET 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Gerador relógio 8284A Latch 74LS373 (3 x) OE CLK RESET 20 8 3 A19 .. A0 8088 D7 .. D0 INT S0,S1,S2 READY NMI Transcep Barram. 74LS245 DIR DE Control. Barram. 8288 s2 s1 s0 Função 0 0 0 Interrupt acknowledge 0 0 1 I/O port read 0 1 0 I/O port write 0 1 1 Halt 1 0 0 Code access 1 0 1 Memory read 1 1 0 Memory write 1 1 1 Release bus Control. de Interrup. 8259A 8 Control. DMA 8237A Interfaceamento com barramento 8088 em “Modo Máximo”

More Related