1 / 52

Julien Delorme IETR groupe CPR

Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications. Julien Delorme IETR groupe CPR. Soutenance de thèse de doctorat de l’Institut National des Sciences Appliquées de Rennes Projet Européen 4MORE

cynthia-soto
Download Presentation

Julien Delorme IETR groupe CPR

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance de thèse de doctorat de l’Institut National des Sciences Appliquées de Rennes Projet Européen 4MORE Amphithéâtre Bonnin, INSA de Rennes Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

  2. PLAN • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Applications et résultats • Conclusions et perspectives Soutenance de thèse de Julien Delorme

  3. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Applications et résultats • Conclusions et perspectives Soutenance de thèse de Julien Delorme

  4. L’évolution technologique Densité d’intégration Les contraintes du marché Intégration de plus en plus de standards Nombre d’applications grandissant Délais de mise sur le marché (Time to market) Les contraintes des applications Gestion de plus grands volumes de données Besoins en bande passante de plus en plus forts Flexibilité, faible consommation Solutions face à ces contraintes Réutilisation de l’existant (IP: Intellectual Property) Utilisation de médias de communication performants Augmentation du niveau d’abstraction Réalisation d’outils de CAO pour l’aide à la conception (Logiciel, Application, Architecture) • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre Soutenance de thèse de Julien Delorme

  5. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre Principe d’intégration de systèmes complexes sur puce : System On Chip (SoC) Bibliothèque d’IP • Besoins des SoC: • Réutilisation de l’existant • Accélération des phases de développement • Flexibilité • Performances Besoins de méthodes et d’outils de conception adaptés GSM, EDGE,3G Vidéo Photo Agenda Lecteur mp3 WAP Téléphones cellulaires multistandards Bluetooth, WiFi Modem Jeux Soutenance de thèse de Julien Delorme

  6. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre • Topologie point à point • +Liens dédiés : bande passante non partagée • - Pas de reconfiguration des communications • - Pas de souplesse d’évolution de l’application IP0 IP1 IP3 IP2 IP4 • Topologie Bus • + Souplesse d’évolution de l’application • + Niveau de priorité dans les communications • - Bande passante partagée et limitée • Topologie Bus hiérarchiques • + Souplesse d’évolution et d’extension de l’application • +Bande passante plus grande pour chaque bus • - Ordonnancement avant placement sur bus • -Latence au niveau du/des pont(s) Soutenance de thèse de Julien Delorme

  7. Niveau application Débit d’information cumulé grandissant Augmentation des besoins en performances Evolution, adaptation Niveau architecture Grande scalabilité Proposition de choix d’architectures plus performantes Respect des contraintes de temps réel (bande passante, latence) Niveau conception Abstraire le problème en le modélisant Automatiser les phases d’explorations (coûts en temps et source d’erreurs) Réduire le temps de conception (Time to market) Déterminer et maximiser les critères pour aboutir plus rapidement à une solution qui convient • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre Les réseaux sur puce ou NoC Solutions pour les futurs SoC Soutenance de thèse de Julien Delorme

  8. Les routeurs Les interfaces réseau (NI) Les unités de traitement (IP) • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre Unité de traitement Unité de traitement Message Paquet N°2 NI NI ROUTEUR ROUTEUR Paquet N°1 FLIT de données FLIT d’en-tête 1 FLIT de données ou d’en-tête (32 bits) Information de contrôle : chemin de routage, taille du paquet, commande,… Bus unidirectionnels sur 32bits + Signaux d’acquittement ROUTEUR ROUTEUR NI NI Unité de traitement Unité de traitement 32 bits de données Données utiles  L’architecture d’un réseau sur puce : FLIT : Flow control unIT Soutenance de thèse de Julien Delorme

  9. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre IP IP IP IP IP IP R R R R R R IP IP IP IP R R R R IP IP IP IP IP IP IP IP R R R R R R R R Topologie en anneau + Bonne scalabilité - Goulet d’étranglement sur les routeurs intermédiaires + Facilité de mise en œuvre - Limite de bande passante Topologie en arbre élargi R R R R R R R IP IP IP IP IP IP IP IP IP IP IP IP IP IP IP IP Topologie 3D Topologie en octogone  Les topologies de réseaux : Topologie 2D + Structure régulière + Débit cumulé supérieur -Réalisation sur silicium + Structure régulière + Facilité de routage et de mise en œuvre + Latence réduite à 2 routeurs par communication - Structure non entièrement régulière Soutenance de thèse de Julien Delorme

  10. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre C3 C1 C2 Latence t S3 S1 S2 C1 C3 t  La qualité de service (QoS : Quality of Service) : • QoS en BE (Best Effort) : • QoS en GT (Guaranteed Traffic) : C3 Table d’allocation Ordonnancement C1 C1 C2 C3 +Utilisation maximale des bandes passantes des liens de communication - Latence des communications non prédictible -Débits non garantis +Trafic garanti pour chaque communication (TDMA : Time Division Multiple Access) -Sous utilisation des bandes passantes des liens de communication du réseau - Les tables d’ordonnancement augmentent la complexité des routeurs ou des NI Soutenance de thèse de Julien Delorme

  11. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre • Les avantages des réseaux sur puce : • Interconnexions : flexibles, extensibles, grand débit cumulé • Pas d’arbitrage central • Deux qualités de service : BE, GT • Les inconvénients des réseaux sur puce : • Latence (fonction du nombre de routeurs traversés) • Besoin de règles pour garantir le trafic (contexte GT) • Risque de contention ou de deadlock • Coût matériel plus important comparé à une approche bus • Complexité de mise en œuvre accrue • Pourquoi le NoC devient incontournable ? • Complexité grandissante des schémas d’interconnexion entre les UT • Nécessité de proposer une qualité de service pour les communications • Répondre aux besoins actuels et futurs des SoC : • Flexibilité • Evolutivité • Scalabilité Soutenance de thèse de Julien Delorme

  12. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Problématiques des SoC • Les médias de communication actuels • Les limites de ces médias de communication • Les réseaux sur puce (NoC) • La problématique de mise en œuvre • L’espace de conception : • Topologie • Chemins des communications • Taille des paquets • Profondeur de FIFO • Fréquence du NoC • Besoins : • Modélisation de l’application • Méthodes et outils de décision • Respect des contraintes temps réel • Problème d’optimisation : • Approche heuristique pour l’Adéquation Algorithme Architecture • Exploiter au maximum les capacités du NoC • Explorer l’espace de conception pour garantir les contraintes temps réel • Positionnement des travaux : • Proposition d’un modèle de représentation des blocs de traitement • Outil d’exploration automatisé pour parcourir l’espace de conception • Etendre l’exploration par une émulation sur plate-forme matérielle Soutenance de thèse de Julien Delorme

  13. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Le projet Européen 4MORE • Les objectifs du projet • Les contraintes du projet • Les contraintes de mise en œuvre du NoC • Nos contributions • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Applications et résultats • Conclusions et perspectives Soutenance de thèse de Julien Delorme

  14. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Le projet Européen 4MORE • Les objectifs du projet • Les contraintes du projet • Les contraintes de mise en œuvre du NoC • Nos contributions 4MORE Notre contribution dans le cadre du WP4 • Proposition de choix pour les futurs standards de radiocommunication 4G • Enjeux au niveau du projet : • Spécifier la couche physique en voie montante et voie descendante • Développer une plate-forme de simulation algorithmique commune • Comparer les performances des techniques de transmission avancées • Réaliser une plate-forme matérielle de développement commune • Enjeux au niveau recherche : • Détection multi-utilisateurs, interférences multi-cellules, estimation de canal, MIMO • Réalisation d’un démonstrateur employant un média de communication innovant Soutenance de thèse de Julien Delorme

  15. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Le projet Européen 4MORE • Les objectifs du projet • Les contraintes du projet • Les contraintes de mise en œuvre du NoC • Nos contributions Partenaires: CEA-LETI,France Telecom R&D, Mitsubishi Electric ITE-TCL, IETR, DLR, Univ. Madrid, Inst. Télécom. Portugal, STMicroelectronics, Acorde, Univ. Surrey. Soutenance de thèse de Julien Delorme

  16. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Le projet Européen 4MORE • Les objectifs du projet • Les contraintes du projet • Les contraintes de mise en œuvre du NoC • Nos contributions Implantation sur matériel ? • Contraintes de réalisation du démonstrateur final : Valider les choix d’algorithmes du WP1 dans le démonstrateur matériel Emission: Réception: Utilisation d’un média de communication innovant : le NoC FAUST Soutenance de thèse de Julien Delorme

  17. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Le projet Européen 4MORE • Les objectifs du projet • Les contraintes du projet • Les contraintes de mise en œuvre du NoC • Nos contributions 6 7 9 8 5 1 25 24 23 22 21 20 10 18 17 16 15 13 12 19 11 4 3 2 14 R R R R R NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI R R R R R UT UT UT UT UT NI NI NI NI NI R R R R R UT UT UT UT NI NI NI NI NI R R R R R UT UT NI NI NI NI NI R R R R R UT NI NI NI NI NI NI NI NI NI NI Vérification des conditions temps-réel Application UT Contrainte UT UT UT UT UT UT UT Topologie UT UT UT UT • Enjeux de la mise en œuvre • Modélisation de l’application • Trouver une topologie adaptée • Contraintes de placement • Faire des choix de chemins de routage des communications • Dimensionnement des ressources matérielles Soutenance de thèse de Julien Delorme

  18. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Le projet Européen 4MORE • Les objectifs du projet • Les contraintes du projet • Les contraintes de mise en œuvre du NoC • Nos contributions • Application • Etude des blocs fonctionnels des voies montante et descendante • Modéliser et caractériser ces unités de traitement • Architecture • Dimensionner le réseau • Donner des contraintes de placement • Proposer des chemins de routage • Ajuster les paramètres matériels de l’architecture • Etude de l’AAA • Respect des contraintes temps réel de l’application (cadence symbole OFDM) • Contexte d’étude pire cas (quantité de données maximale entre blocs) Soutenance de thèse de Julien Delorme

  19. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Applications et résultats • Conclusions et perspectives Soutenance de thèse de Julien Delorme

  20. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC • Le NoC FAUST (Flexible Architecture of Unified System for Telecommunication) : • Développé par le CEA LETI de Grenoble • Obtention des codes sources (NDA) dans le cadre du projet • Version en SystemC pour simulation au niveau TLM • Version en VHDL pour implantation sur FPGA et réalisation d’ASIC Validation et exploration au niveau SystemC Contraintes matérielles Réalisation de l’implantation matérielle Soutenance de thèse de Julien Delorme

  21. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC FIFO 1 FIFO 1 SORTIE • Caractéristiques des UT : • Taille des données en entrée • Temps de traitement des données • Taille des données produites en sortie Nb FLIT à écrire FIFO 2 FIFO 2 Nb FLIT à écrire BLOC de traitement ENTREE Nb FLIT à lire Temps de traitement (Ncycles) Nb FLIT à lire NI NI • Les caractéristiques du réseau : • Mode commutation : Packet switching • Mode de gestion de flux : Wormhole • Qualité de service : Best Effort (BE) • Routage : routage par la source • Nombre de canaux virtuels : 2 • Topologie : 2D torus • Modélisation des unités de traitement (bloc fonctionnel) : NoC NoC Soutenance de thèse de Julien Delorme

  22. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC 9 19 6 16 7 14 18 CPU 1 12 11 4 3 2 17 13 NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI R R R R R R R R R R R R R R R R • Configuration des ports d’entrée du NI : • Chemin de routage des paquets de crédits • Taille des paquets • Montant total des crédits à recevoir • Enchainement des configurations • Configuration des ports de sortie du NI : • Chemin de routage des paquets de données • Taille des paquets • Montant total des données à émettre Gestion du réseau par le processeur de contrôle Soutenance de thèse de Julien Delorme

  23. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC Configuration matérielle du réseau Configuration logicielle du réseau Pas de généricité Soutenance de thèse de Julien Delorme

  24. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC • Manque de souplesse de mise en œuvre • Peu de flexibilité dans le flot de conception • Modification de topologie longue et source d’erreurs • Les inconvénients du flot de conception initial : • Spécification des UT dans le code source • Pas de fichiers de contrainte de placement • Dimensionnement et routage de la matrice non automatique • Contexte multi-composants non pris en charge • Performances des liens des routeurs et des UT • Méthode AAA pour le placement routage Soutenance de thèse de Julien Delorme

  25. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC Génération des fichiers de contraintes • Le diagramme du flot de conception mis en œuvre Apport de généricité Configuration matérielle Apport de généricité Configuration logicielle Soutenance de thèse de Julien Delorme

  26. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC • Deux modes de fonctionnement mis en œuvre dans le flot de conception : • Mode automatique : mise en œuvre d’une heuristique d’AAA • Mode semi-automatique: spécifications manuelles de l’application et de l’architecture dans un classeur Excel  Génération de fichiers de contraintes identiques • Algorithme de routage du réseau et placement des unités de traitement : • Prise en charge du mode mono-composant • Prise en charge du mode multi-composants • Génération de fichiers de résultats post simulations : • Latences des données dans les UT • Charges des liens des routeurs • Génération du code VHDL équivalent aux simulations SystemC : • Accélération des simulations par émulation matérielle sur FPGA Soutenance de thèse de Julien Delorme

  27. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC Architecture Application • Le mode automatique : Graphe d’architecture Graphe d’application AAA Fichiers de contraintes Génération du NoC et lancement des simulations Soutenance de thèse de Julien Delorme

  28. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC CPU 3 UT 6 4 1 2 5 CPU UT UT UT UT UT 7 3 NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI NI • Le mode automatique : • Mise en œuvre d’une heuristique gloutonne dédiée à l’architecture NoC • Travaux basés sur ceux de Jingcao Hu et Radu Marculescu «  Exploiting the Routing Flexibility for Energy/Performance Aware Mapping of Regular NoC Architectures » 2003 UT R R R Application UT UT UT UT UT R R R Définition de l’heuristique : R R R Phase 1 : Placement Phase 2 : Routage Phase 3 : Bande passante Soutenance de thèse de Julien Delorme

  29. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC • Le mode semi-automatique :Spécifications manuelles des contraintes (architecture, application, placement des UT sur la matrice)  classeur Excel Spécification des UT + NI Spécifications des communications + commande CPU MACRO de génération de fichiers de contraintes Exemple: Une matrice 8*8 nécessite 282 fichiers Soutenance de thèse de Julien Delorme

  30. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC Colonnes Colonnes Lignes Lignes • Le routage automatique du réseau: • Algorithme de routage : • Création de la matrice de routeurs • Routage en mode mono ou multi-composants Composant 1 Composant 1 Composant 3 Composant 2 Phase 1 Phase 2 Phase 3 Soutenance de thèse de Julien Delorme

  31. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Présentation du NoC FAUST • Le flot de conception du modèle SystemC original • Les limitations de ce flot • Le flot de conception proposé • Les modes automatique et semi-automatique • L’analyse des performances du NoC • Performance des liens des routeurs du réseau : • Réseau fonctionnant à une fréquence 100MHz • Bande passante de 3200Mbit/s saturation des liens • Performance des ressources de traitement : • Performance des UT obtenues par l’équation • Où : • Ti : latence des données en entrée • Tt : latence de traitement des données • To : latence d’émission des données en sortie Soutenance de thèse de Julien Delorme

  32. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Applications et résultats • Conclusions et perspectives Soutenance de thèse de Julien Delorme

  33. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Contribution au projet 4MORE dans le cadre du WP4 • Les deux contextes abordés : • Contexte mono-composant • Contexte multi-composants (démonstrateur final) • Les critères d’études: • Topologie • Dimensionnement des ressources matérielles • Chemins de routage • Impact de la fréquence de fonctionnement du réseau • Respect des contraintes temps réel Soutenance de thèse de Julien Delorme

  34. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA RAM RAM RF IF 2 RAM RF IF 1 Pilotes + données TFC2 TFC1 Démodulation OFDM 2 Démodulation OFDM 2 Données Codage canal Pilotes données Entrelacement Estimateur de canal MIMO Décodeur MIMO Légende : CBS Egaliseur RX TX Etalement Etalement Pilotes Encodeur MIMO CBS-1 Modulation OFMD 1 Modulation OFMD 2 Entrelacement RF IF 1 RF IF 2 Décodage canal • Contexte mono-composant : réalisation finale du SoC • Intégration des blocs de traitement dans une seule matrice NoC Soutenance de thèse de Julien Delorme

  35. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Choix de topologie : 23 blocs fonctionnels  matrice 46 (24 routeurs) • Critères d’exploration : • Chemins de données • Profondeurs des FIFO des NI • Fréquence de fonctionnement du NoC • Taille des paquets de données et de crédits Soutenance de thèse de Julien Delorme

  36. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • La voie montante : • FIFO de 16 FLIT • Paquets de 8 FLIT • Fréquence > 150MHz • Fréquence de fonctionnement supérieure à 150MHz • FIFO de grandes tailles (1024 FLIT) • Taille de paquets variable • La voie descendante : • FIFO de 16 à 1280 FLIT • Paquets de 8 à 64 FLIT • Fréquence > 150 MHz Soutenance de thèse de Julien Delorme

  37. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Contexte multi-composants : validation du démonstrateur final du projet • Composants imposés: ASIC FAUST (structure et topologie figée) • Intégration des blocs de traitement dans un contexte multi-composants Soutenance de thèse de Julien Delorme

  38. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Choix de topologie : FAUST FPGA FAUST FPGA FAUST: Flexible Architecture of Unified System for Telecommunication • Spécifications de l’ASIC FAUST: • Réalisé par le CEA LETI • Technologie 0.13µm • CPU : ARM946 • 8 Millions de portes • 275 I/O • Fmax = 175MHz Soutenance de thèse de Julien Delorme

  39. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Structure globale : matrice 88 • Critères d’exploration : • Chemins de données • Profondeurs des FIFO des NI des FPGA • Fréquence de fonctionnement du NoC • Congestion des I/O Soutenance de thèse de Julien Delorme

  40. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • La voie descendante : • FIFO de 1024 FLIT • UT connectées sur plusieurs routeurs • Fréquence > 120 MHz • La voie montante : • FIFO de 1024 FLIT de FPGA • Fréquence > 90MHz • Fréquence de fonctionnement supérieure à 130MHz • FIFO de grandes tailles (1024 FLIT) • Taille de paquets fixe à 8 FLIT Soutenance de thèse de Julien Delorme

  41. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA TX TX/RX MB RX NI NI R R Wrapper NI R R • Emulation sur plate-forme FPGA • Architecture générique d’unité de traitement • Processeur de contrôle : le MicroBlaze Modélisation Identique MicroBlaze Compteurs de génération de trafic Soutenance de thèse de Julien Delorme

  42. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA AA AB MB BB NI NI R R Wrapper NI R R AB accept MicroBlaze accept AA send AA accept AB send MicroBlaze send BB send BB accept BA send AA send AB send BB send Echange de paquets de données Configuration des NI par le Microblaze Soutenance de thèse de Julien Delorme

  43. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Les contextes du projet 4MORE • L’étude du contexte mono-composant • L’étude du contexte multi-composants (démonstrateur final) • Emulation d’un NoC sur plateforme FPGA • Résultat de synthèse : 7000 Slices (Xilinx Virtex4 SX35 : 50% d’occupation) • Outils utilisés : EDK 8.1.02, ISE 8.1.03, Modelsim 6.0d et Chipscope Pro 8.1.02 TX • Fréquence maximale : 60MHz (1920Mb/s) • Validation des transactions sur le réseau (Chipscope) • Wrapper Microblaze NoC avec les ports FSL TX/RX MicroBlaze RX • Validation de l’architecture générique proposée par une implantation • Amélioration du code VHDL pour gagner en surface et en fréquence de fonctionnement • Mettre en œuvre la description XML du flot de conception Soutenance de thèse de Julien Delorme

  44. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Conclusion • Perspectives • Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Applications et résultats • Conclusion et perspectives Soutenance de thèse de Julien Delorme

  45. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Conclusion • Perspectives CONCLUSION • Contributions principales : • Proposition d’un flot de conception • Mise en œuvre d’une heuristique de placement routage • Modèle et architecture générique de représentation des blocs de traitement d’une chaîne algorithmique • Développement d’un outil de CAO intégrant le flot de conception proposé (SystemC et VHDL) • Validation des contributions dans le cadre du projet 4MORE • Validation d’un NoC sur une plate-forme de prototypage (FPGA) Soutenance de thèse de Julien Delorme

  46. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives • Conclusion • Perspectives PERSPECTIVES • A court terme : • Optimiser la taille des FIFO des interfaces réseau (réduction des coûts mémoire) • Optimiser le code VHDL du routeur pour : • réduire le coût en surface • augmenter la fréquence de fonctionnement • Mise en œuvre de la description XML dans le flot de conception proposé • Modélisation en consommation du réseau • Amélioration du mode automatique • A long terme : • Réalisation d’une interface graphique • Modéliser d’autres applications orientées contrôle (traitement vidéo ou image) Soutenance de thèse de Julien Delorme

  47. Contexte, problématiques • Objectifs et Contributions • Le flot de conception • Résultats • Conclusions et perspectives Merci de votre attention QUESTIONS ? Soutenance de thèse de Julien Delorme

  48. Soutenance de thèse de Julien Delorme

  49. Virtex II 4000 RAM • Outil de développement et de test pour l’émulation : • Caractéristiques de la plateforme: • Carte au format PCI (32/64bits) • Disques SCSI Ultra320 • Contrôleur SCSI Adaptec 39320R • Objectif: • Emuler un SoC intégrant un NoC • Transfert des résultats de traitement sur support SCSI • Post traitement des données sous Matlab Soutenance de thèse de Julien Delorme

  50. … 011100101001011011111101 Disque 4 Disque 1 Disque 2 Disque 3 SoC Gestion logicielle … 011100101001011011111101 RAM Interface PCI DATA BUS PCI P1 P2 P3 P4 Contrôleur SCSI Disques durs fonctionnant en mode RAID0 01110 • La gestion logicielle : • Gestion du double tampon mémoire • Respect des conditions temps réel • Gestion du RAID 0 en multitâche 01110 • L’interface PCI: • Adaptation de protocole vers le bus PCI • Gestion de la table des pages • Impact des trois techniques de RAID 0 mises en œuvre (matériel, logiciel et programmé en C) • Impact du nombre de disque durs Soutenance de thèse de Julien Delorme

More Related