제어 장치
Download
1 / 18

?? ?? - PowerPoint PPT Presentation


  • 180 Views
  • Uploaded on

제어 장치. 제어장치의 개념 제어장치의 구현방법 마이크로 프로그램에 의한 제어 하드웨어에 의한 제어. 제어장치의 개요. 컴퓨터 시스템의 모든 장치를 유기적으로 제어하는 장치 주기억 장치에 기억된 프로그램으로부터 명령어를 순차적으로 하나씩 읽어내어 해독한 후 해당되는 여러 구성요소를 동작시키는 제어신호를 내보냄 특정한 데이터 연산을 실행할 수 잇도록 처리장치에 마이크로 연산을 구동시키는 여러 가지 제어신호를 제공 처리장치의 연산 순서에 맞추어 신호를 발생하는 순서회로

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about '?? ??' - yuri


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
3345206

제어 장치

제어장치의 개념

제어장치의 구현방법

마이크로 프로그램에 의한 제어

하드웨어에 의한 제어


3345206
제어장치의 개요

  • 컴퓨터 시스템의 모든 장치를 유기적으로 제어하는 장치

    • 주기억 장치에 기억된 프로그램으로부터 명령어를 순차적으로 하나씩 읽어내어 해독한 후 해당되는 여러 구성요소를 동작시키는 제어신호를 내보냄

    • 특정한 데이터 연산을 실행할 수 잇도록 처리장치에 마이크로 연산을 구동시키는 여러 가지 제어신호를 제공

    • 처리장치의 연산 순서에 맞추어 신호를 발생하는 순서회로

    • 상태 값과 제어입력을 사용하여 다음 상태의 마이크로 연산을 결정


3345206

중앙 처리 장치

입력 데이터

외부 신호

제어신호

(마이크로연산)

처리 장치

제어 장치

상태신호

출력 데이터

제어장치와 처리장치의 관계

  • 제어장치

    • 외부 입력신호인 컴퓨터 명령을 받아들여 이 신호에 해당하는 마이크로 연산을 처리장치로 내보냄

  • 처리장치

    • 마이크로 연산에 의해 입력 데이터를 받아들여 처리한 후 그 결과를 출력으로 내보냄

    • 연산결과로 나타난 상태를 상태신호로 하여 제어장치로 보냄


3345206

명령어 레지스터

(IR)

프로그램카운터

(PC)

주소 처리기

제어신호 발생기

기억장치

명령어

해독기

순서

제어기

처리장치

제어 장치

제어장치의 구성

IR, 명령어 해독기, 순서 제어기, 주소 처리기로 구성됨


3345206
명령어가 수행되는 과정

  • PC에 저장된 주소로 기억장치에 접근

  • 기억장치에서 명령어를 읽어오고(fetch) PC를 1 증가(자동 증가됨)

  • 읽어온 명령어를 IR에 저장

    • 명령어는 연산코드와 오퍼랜드로 구성

      • 연산코드 : 명령어 해독기로 전송

      • 오퍼랜드 : 주소처리기로 전송하여 다음 명령어의 주소나 오퍼랜드의 주소를 계산

  • 제어신호 발생기에서 연산코드를 해독하여 명령어의 수행을 위한 제어신호를 발생

    • 점프 명령과 같은 경우는 주소 처리기를 구동

      • 다음에 수행될 명령어의 주소를 계산

  • 현재 명령어의 수행 완료

    • PC는 다음에 수행할 명령어의 주소를 가짐


3345206
제어장치의 구현

  • 제어장치의 유형

    • 마이크로 프로그램에 의한 제어장치

      • 제어단어와 같은 제어 정보를 특별한 기억장치에 0과 1로 기억시킨 구조

      • 장점: 프로그램의 수정으로 제어신호가 변경되므로 융통성이 높음

      • 단점: 마이크로 명령을 인출하는 별도의 시간이 소요

      • VLSI가 가능하여 대부분의 컴퓨터에서 사용

    • 하드웨어에 의한 제어장치

      • 순서회로와 같은 게이트와 플립플롭(flip-flop)으로 이루어진 구조

      • 시스템이 간단하고 마이크로 연산이나 제어 결정이 별로 필요하지 않을 때 사용

      • 장점: 순서회로로 구성되므로 고속 동작이 가능

      • 단점:회로의 동작방법이 변경되면 다시 설계


3345206
마이크로 프로그램에 의한 제어

  • 제어장치가 하는 일

    • 마이크로 연산을 순차적으로 수행하도록 하는 것

      • 특정 순간에 특정 마이크로 연산만을 수행

  • 제어변수

    • 제어단어라 부르는 0과 1의 스트링으로 표현

  • 마이크로 프로그램에 의한 제어장치

    • 2진 제어변수를 기억장치에 저장하여 구현한 제어장치

  • 마이크로 프로그램

    • 순차적인 마이크로 명령어의 집합

      • 하나 혹은 다수의 마이크로 연산

    • ROM에 저장  변경할 필요가 없기 때문

  • 마이크로 프로그램에 의한 제어의 장점

    • 하드웨어 구성이 한번 만들어지면 더 이상 하드웨어나 연결 형태를 변화시킬 필요가 없음

    • 제어기억 장치에 존재하는 마이크로 프로그램을 변경하면 됨


3345206
마이크로 프로그램에 의한 제어장치의 구조

  • 일반적 구성 요소

    • 다음 주소 생성기 (순서기)

      • 다음에 수행될 마이크로 명령어의 주소를 생성

      • 마이크로 프로그램 순서기

    • 제어기억 장치

      • 모든 제어정보를 항상 저장하고 있는 ROM으로 가정

      • 마이크로 명령어를 저장하며 제어단어를 포함

    • 제어주소 레지스터(CAR)

      • 제어기억 장치에 있는 마이크로 명령어의 주소

      • 다음에 읽을 마이크로 명령어의 주소를 제어하는 레지스터

    • 제어데이터 레지스터(CDR)

      • 제어 기억장치에서 읽어온 마이크로 명령어를 저장

      • 시스템의 간소화를 위해 일반적으로 생략  ROM의 출력으로부터 직접 마이크로 명령어를 가져옴


3345206

외부입력

제어단어

다음주소

생성기

(순서기)

제어주소

레지스터

(CAR)

제어기억

장치

(ROM)

제어데이터

레지스터

(CDR)

다음 주소 정보

마이크로 프로그램에 의한 제어장치의 구성도

  • 순서기의 전형적인 기능

    • CAR의1 증가

    • 제어 기억 장치의 주소를 CAR로 적재

    • 외부로부터 온 주소를 CAR에 적재

    • 제어 동작을 시작하는 초기주소 적재


3345206

1 2 3

4 5 6

7 8 9

10 11 12 13

14 15 16

17 18 19 20 21 22 23 24 25 26

A

B

D

H

ADRS

F

MUX1

MUX 2

3 3 3 4 3 1 3 6

마이크로 명령어 형식

마이크로 명령어 형식

  • 8개의 필드 (26 비트)로 구성

    • A : 처리장치의 레지스터 중 하나의 출발 레지스터

    • B : 처리장치의 레지스터 중 다른 하나의 출발 레지스터

    • D : 처리장치의 레지스터 중 도착 레지스터

    • F : 처리장치의 ALU 마이크로 연산

    • H : 처리장치의 쉬프트 마이크로 연산

    • MUX 1 : 0과 1로 내부 주소와 외부 주소를 선택

    • MUX 2 : 상태비트의 값에 따라 CAR를 구동

    • ADRS : ROM의 2진 번지에 해당하는 10진 주소


3345206
마이크로 명령어 형식의 내역

  • INP : 외부입력 데이터를 기호화한 것

  • NONE : 도착 레지스터를 선택하지 않음

  • INT : 내부 주소

  • EXT : 외부주소


Mux 2
MUX 2의 선택 기능


3345206
마이크로 프로그램의 작성

  • 마이크로 연산 순서

    • R3  R1–R2 (이 때 C와 Z에 새로운 값이 들어감)

    • A. R1<R2이면 (C=0) R4  R4+R1

      B. R1>R2이면 (C=1, Z=0) R4  R4+R2

      C. R1=R2 이면 (Z=1) R4  R4+1

    • Output  R4, 외부 주소로 분기한다

보다 쉽게 이해하기 위해 변환

레지스터 전송문

C=0이면R4R4+R1

Z=1이면R4R4+1

C=1, Z=0일 때


3345206
기호와 2진 마이크로 프로그램


3345206
하드웨어에 의한 제어

  • 하드웨어에 의한 제어장치

    • 주어진 시간에 처리장치에서 수행할 마이크로 연산을 결정해 주는 제어상태를 갖는 순서회로

    • 구성

      • 제어장치

      • 명령어 레지스터 : 처리할 명령어를 저장

      • 디코더 : IR에 들어온 연산코드를 해독한 후 제어신호를 발생

      • 시간 발생기 : 클럭을 입력으로 받아 수행

    • 입력신호에 따라 출력신호를 발생하도록 내부논리설계를 하게 되며 각 제어신호에 대한 부울식이 입력 함수로 구현

      • 제어순서의 상태도를 이용하여 설계 순서회로 설계의 문제

    • 많은 수의 상태와 제어회로가 가질 수 있는 입력 때문에 순서적인 논리과정에 따르는 설계가 어려움 특별한 방법을 사용

      • 상태 플립플롭을 이용한 제어방식

      • 순차 레지스터와 디코더를 이용한 제어방식


3345206

명령어 레지스터 (IR)

해독기 (DECODER)

클럭

D1

D2

D3

Dn

T1

C1

제어 장치

T2

C2

제어신호

T3

C3

:

:

Tn

Cn

하드웨어에 의한 제어장치의 블록도


3345206

외부입력

D

Q

결정논리

T1

D

Q

T2

D

Q

클럭

상태 플립플롭을 이용한 제어

  • 하드웨어에 의한 제어장치의 대표적 구현방법

  • 각 상태 별로 한 개의 플립플롭을 할당

    • 한 순간에 단 하나의 F/F만이 1, 나머지는 0

      • 결정 논리의 제어에 따라 한 F/F에서 다른 F/F로 이동

    • 하나의 상태에 한 개의 F/F가 필요  가장 많은 수의 F/F을 사용하게 되는 순서회로

    • 장점: 상태도에서 바로 설계될 수 있기 때문에 매우 간편

    • 단점: 상태의 수가 증가하면 하드웨어적으로 복잡해 짐

  • 3가지 상태의 순서제어 논리의 구성도

    • D F/F 사용  상태표나 여기표가 필요 없음

T0


3345206

T0

결정논리

순서레지스터

디코더

외부입력

T1

T2

T3

현재상태

순서 레지스터와 디코더를 이용한 제어

  • 제어상태의 순서를 정하는 방법으로 레지스터를 사용하고 각 상태마다 하나의 출력만을 나오도록 하기 위해 디코더를 사용하는 방법

  • 장점: 부품 수는 최소화, 동작속도는 극대화

  • 단점: 시스템이 복잡해지면 설계가 매우 어렵고 한번 구성되면 바꾸기가 어려움

    • 마이크로 컴퓨터에서만 사용  RISC의 등장으로 다시 사용

  • 2X4 디코더를 이용한 4가지 상태의 순서제어논리

    • 순서 레지스터는 2개의 F/F을 가짐

    • 레지스터의 다음 상태 : 현재 상태와 외부입력에 의해 결정

    • 제어출력신호: 디코더의 출력으로 마이크로 연산에 사용


ad