1 / 20

第七章 计算机硬件系统模型

第七章 计算机硬件系统模型. 学习目的： 在学习了 CPU 子系统、存储子系统、 I/O 子系统及 I/O 设备的基础上，对一个简化的模型机系统从系统级层次进行分析，从而建立整机的概念。. 主 存 M. CPU. 中 断 控 制 器. DMA 控 制 器. 接口1. 接口2. 接口3. 接口4. 接口5. ……. 磁盘. 显示器. 打印机. 键盘. 7.1 模型机系统及其信号互连. 一. 系统组成. 接口卡. 主机板. 7.1 模型机系统及其信号互连. 二. 系统总线 1.电源线 一条+5 V， 一条地线

yanni
Download Presentation

第七章 计算机硬件系统模型

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第七章 计算机硬件系统模型 学习目的： 在学习了CPU子系统、存储子系统、I/O子系统及I/O设备的基础上，对一个简化的模型机系统从系统级层次进行分析，从而建立整机的概念。

  2. 主 存 M CPU 中 断 控 制 器 DMA 控 制 器 接口1 接口2 接口3 接口4 接口5 …… 磁盘 显示器 打印机 键盘 7.1 模型机系统及其信号互连 一. 系统组成 接口卡 主机板

  3. 7.1 模型机系统及其信号互连 二. 系统总线 1.电源线 一条+5V，一条地线 2.地址线 16条：A15~A0， 寻址空间为：64KW 3.数据线 16条：D15~D0，按字传送。 4.控制信号线

  4. RESET READY MEMR 7.1 模型机系统及其信号互连 有关的控制信号： 1）复位 2）时序信号 • 时钟 CLOCK • 附加同步信号ASCLOCK • 就绪 3）数据传送控制 • 存储器读

  5. IOR IOW MEMW 7.1 模型机系统及其信号互连 • 存储器写 4）中断控制 • 输入/输出设备读 • 输入/输出设备写 • 设备中断请求： IREQ0~IREQ7 （P375） • 中断请求：INTR • 中断响应：INTA

  6. 7.1 模型机系统及其信号互连 5）DMA控制 6）总线控制 • DMA请求： DREQ0~DREQ3 • DMA批准：DACK0~DACK3 • 总线请求： HRQ • 总线批准：HLDA

  7. RESET READY 7.1 模型机系统及其信号互连 三. 各部件的信号线 1. CPU 1）输入信号（由系统总线输入CPU） • 电源 • 复位 • 附加同步信号ASCLOCK • 就绪 • 中断请求：INTR • 总线请求： HRQ

  8. IOR IOW MEMR MEMW 7.1 模型机系统及其信号互连 2）输出信号（由CPU送往系统总线） • 地址 A15~A0 • 时钟 CLOCK • 读/写命令： • 中断响应：INTA • 总线批准：HLDA 3）双向信号 • 数据D15~D0

  9. MEMR MEMW 7.1 模型机系统及其信号互连 2. 主存储器 1）输入信号 • 电源 • 地址 A15~A0 • 时钟 CLOCK • 存储器读 • 存储器写 • 刷新批准 DACK0

  10. READY 7.1 模型机系统及其信号互连 2）输出信号 • 动态刷新请求： DREQ0 • 就绪 3）双向信号 • 数据D15~D0 3. 键盘 由键盘输出到主机板上的信号有键盘数据KD，键盘时钟KC。

  11. IOR IOW 7.1 模型机系统及其信号互连 4. 中断控制器 中断控制器位于主机板上，通过系统总线与CPU、各中断源相连接。 1）输入信号 地址 A7~A0 中断响应：INTA 设备中断请求： IREQ0~IREQ7 2）输出信号： 中断请求INTR 3）双向信号： 数据D15~D0

  12. READY MEMR MEMW 7.1 模型机系统及其信号互连 5. DMA控制器 1）输入信号 数据D15~D0 设备DMA请求： DREQ0~DREQ3 总线批准：HLDA 就绪 2）输出信号

  13. 7.1 模型机系统及其信号互连 • 地址 A15~A0 • DMA批准：DACK0~DACK3 • 总线请求： HRQ 3）双向信号： 地址 A7~A0 IOR IOW

  14. 7.1 模型机系统及其信号互连 6. 磁盘接口 （P378~379） 1）接口与系统总线之间 2）接口与磁盘驱动器之间 7. 显示器接口 8. 打印机接口 9. 通信适配卡

  15. 地址 译 码 IOW IOR 系统总线 打印机 命令/状态寄存器 数据缓冲寄存器 CPU 7.2 模型机典型I/O操作举例 一. 直接程序控制方式的I/O操作 译 码 命令/状态寄存器 I/O端口地址A7~A0 CPU 命令字D7~D0

  16. 地址 译 码 IOW IOR 系统总线 打印机 命令/状态寄存器 数据缓冲寄存器 CPU 7.2 模型机典型I/O操作举例 一. 直接程序控制方式的I/O操作 译 码 命令/状态寄存器 输入指令 CPU 状态字

  17. 地址 译 码 IOW IOR 系统总线 打印机 命令/状态寄存器 数据缓冲寄存器 CPU 7.2 模型机典型I/O操作举例 一. 直接程序控制方式的I/O操作 译 码 数据缓冲寄存器 另一个I/O端口地址 CPU 打印字符编码

  18. 7.2 模型机典型I/O操作举例 二. 程序中断方式下的I/O操作

  19. 地址线 设备选择电路 数据线 命令 系统总线 命令字R 打印机 数据线 状态 状态字R 数据线 数据 数据缓冲器 IRQ5 接口板 控制逻辑 INTR IRQ0 中断控制器 INTA D7~0 （8259） IRQ7 M 主机板 CPU 1.调用打印机 CPU执行输出指令，送命令字，启动设备。 设备选择电路 命令字R 状态字R 2.中断请求、响应、处理 数据缓冲器 3. 打印机打印，CPU并行工作 控制逻辑 中断控制器

  20. 7.2 模型机典型I/O操作举例 三. DMA方式下的I/O操作 （P382~P383）

More Related