제 2 장 디지털 논리회로

1. 제 2 장 디지털 논리회로

2. 목 차 2.3 순서 논리 회로 2.3.1 기본적인 플립플롭(SR 래치) 2.3.2 S-R 플립플롭 2.3.3 D 플립플롭 2.3.4 J-K 플립플롭 2.3.5 T 플립플롭 2.1 논리 게이트와 불 대수 2.1.1 논리 게이트 2.1.2 불 대수 2.1.3 불 대수의 간략화 2.2 조합 논리 회로 2.2.1 반가산기 2.2.2 전가산기 2.2.3 비교기 2.2.4 디코더 2.2.5 인코더 2.2.6 멀티플렉서 2.2.7 디멀티플렉서

3. A B C A+B+C A B A+B 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 1 1 1 그림 2-1 OR 게이트의 논리 기호 및 진리표 2.1 논리 게이트와 불 대수2.1.1 논리 게이트 OR 게이트 두개의 입력신호 A , B 둘다 1 (ON)상태일때만 출력 (A+B)가 1 (ON)이 되는 회로

4. AND 게이트 두개의 입력신호 A,B 중 어느 하나만이라도 1 (ON) 상태이면 출력 X가 1 (ON) 이 되는 회로이다. 그림 2-2. AND 게이트의 논리 기호 및 진리표

5. NOT 게이트 신호 A가 1 (ON) 이면 0, 0 (OFF)이면 1이 되는 반전 회로 그림 2-3. NOT 게이트의 논리 기호 및 진리표

6. NOR 게이트 OR 회로에 NOT 회로를 더한 회로이다 그림 2-4. NOR 게이트의 논리 기호 및 진리표

7. NAND 게이트 AND 회로에 NOT 회로를 더한 회로이다. 그림 2-5. NAND 게이트의 논리 기호 및 진리표

8. XOR 게이트 배타적 OR 회로이다 Å = + A B A B A B 그림 2-6. XOR 게이트의 논리 기호 및 진리표 • XOR 게이트 응용 그림 2-7. 2진수와 그레이 코드의 상호 변환 회로

9. 7) NXOR 게이트 그림 2-8. NXOR 게이트의 논리 기호 및 진리표

10. 2.1.2 불 대수 1) 불 대수의 공리 및 정리 • 불 대수의 공리 • 공리 좌우쌍에서 0과 1을 서로 바꾸고 동시에 •과 +를 서로 바꾸면 다른 쪽이 얻어지는데, 이러한 성질을 쌍대성(duality)이라 하고 한쪽을 다른 쪽의 쌍대(dual)라고 한다. 위의 공리로부터 다음과 같은 정리들이 성립한다.

11. 불 대수의 정리

12. 2) 게이트 간의 변환 그림 2-9. NAND와 NOR의 등가적인 표현 방법 그림 2-10. AND와 OR의 등가적인 표현 방법 (a) NOT 게이트 (b) AND 게이트 (d) NOR 게이트 (c) OR 게이트 그림 2-11. NAND게이트에 의한 모든 게이트의 표현

13. (a) NOT 게이트 (b) OR 게이트 (d) NAND 게이트 (c) AND 게이트 그림 2-12. NOR게이트에 의한 모든 게이트의 표현

14. 2.1.3 불 대수의 간략화 1) 불 대수의 공리 및 정리를 이용하는 방법 ABC + AC = AC(B+1) = AC 2) 카르노 도표를 이용하는 방법 A AB B C 그림 2-13. 카르노 도표 표시 방법 • 방법 a) 카르노 도표상에서 논리적으로 ‘1’이 인접하고 있는 항을 서로 묶는다.(2, 4, 8, 16개) b) 카르노 도표상에서 묶을 수 없는 하나의 최소항이 1인 항은 각 변수를 AND로 나타낸다. c) 카르노 도표상에서 묶을 수 없는 논리가 1인 항이 두 개 이상일 경우에는 이들 최소항을 서로 OR로 나타낸다.

15. [Example 1] A AB B C [Example 2] 그림과 같이 세 개의 입력을 가지는 majority function(입력 변수 중 다수가 논리 ‘1’을 가질 때 출력 변수는 논리 ‘1’이 된다.)을 이행하는 논리 회로가 있다. 이때 불 변수 F를 x, y 그리고 z로 표현하여라. yz x

16. 2.2 조합 논리 회로 조합 논리 회로는 기억 특성을 가지고 있지 않으므로 회로의 출력은 현재 가해지는 입력의 조합에 의해서만 결정된다. 2.2.1 반가산기(half adder) 2진수 한 자리를 더하는 회로를 반가산기라 하며, 연산회로의 기본이 된다. 2개의 비트 X, Y를 산술적으로 더하여 합S 와 캐리C를 구하는 회로 그림 2-14. 반가산기

17. 2.2.2 전가산기(full adder) X, Y와 밑자리에서 올라오는 Carry 까지 고려해서 3bit를 더하여 S , C를 구하는 회로 (2개의 반가산기와 1개의 OR 게이트) 그림 2-15. 전가산기 회로 및 진리표

18. 2.2.3 비교기(comparator) 2개의 수 A, B를 비교하여 대소를 결정하는 회로 그림 2-18. 2진 비교기 및 진리표

19. 2.2.4 디코더(decoder : 해독기, 복조기 ) • N개의 2진 입력 신로로 부터 최대 2n개의 출력신호를 만드는 조합회로 • 디지털 데이터를 아날로그 데이터로 바꿔주는 컴퓨터 회로 (해독기) • 압축된 신호를 원래 압축되기 전의 신호로 복원 한다는 의미 (복조기) • 예 : 음향 시스템 ( DVD) 그림 2-19. 2×4 디코더

20. 디코더의 응용 그림 2-20. 7 세그먼트 표시기

21. 2.2.5 인코더(encoder) • 디코더의 반대 기능을 가진 조합회로 • 2n 개 또는 그 이하의 입력으로 부터 N 개의 출력을 만드는 조합 회로 • 디지털 전자회로에서 어떤 부호계열의 신호를 다른 부호계열의 신호로 바꾸는 변환기 그림 2-22. 4×2 인코더

22. 2.2.6 멀티플렉서(multiplexer : 다중화기 - MUX ) • 데이터 선택기 • 여러 개의 입력 신호선(채널) 중 하나를 선택하여 출력선에 연결하여 주는 조합 논리회로 그림 2-23. 4×1 MUX

23. 2.2.7 디멀티플렉서(demultiplexer) • 한 개의 입력선을 여러 개의 출력선 중에 하나를 선택하여 연결하여 준다. 그림 2-24. 1×4 DEMUX

24. 2.3 순서 논리 회로 • 순서 논리 회로는 플립플롭(flip-flop)과 조합 논리 회로로 구성된 논리 회로를 의미 • 순서 논리 회로에서는 회로의 상태를 기억하는 기억 소자가 필요한데 가장 대표적인 기억 소자가 플립플롭이다. • 순서 논리 회로는 동기식(synchronous)과 비동기식(asynchronous)으로 분류 • 동기식 순서 논리 회로는 클록(clock) 펄스를 사용해서 여러 개의 플립플롭을 동시에 동작 • 비동기식 순서 논리 회로는 클록 펄스를 사용하지 않고 플립플롭을 동작시킨다. 2.3.1 기본적인 플립플롭(SR 래치) 그림 2-25. 기본적인 플립플롭(래치)

25. 2.3.2 S-R 플립플롭 그림 2-26. S-R 플립플롭 3.3.3 D 플립플롭 그림 2-27. D 플립플롭

26. 2.3.4 J-K 플립플롭 RS 플립플롭에서 R=S=1 을 허용하지 않는 보완한 것이 JK 플립플롭이다. J,K 값이 동시에 1이 될때 원래값에 반전된다… 그림 2-28. J-K 플립플롭 2.3.5 T 플립플롭 Toggle 플립플롭이다. JK 플립플롭의 입력을 묶어서 하나의 입력 T로 많든 플립플롭 그림 2-29. T 플립플롭