ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較

ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較 ○浦野達也*, 浅田友輔**, 宮原正也**, 岡田健一**, 松澤昭** *東京工業大学工学部電気電子工学科 **東京工業大学大学院理工学研究科

発表内容 • 研究背景 • コンパレータの動作 • 設計方針 • シミュレーション結果 • 結論 T.Urano, Tokyo Tech

:有効ビット :サンプリング周波数近年のADCの性能近年、ADCの高速化、低消費電力化が求められている今回はflash型ADCを想定している T.Urano, Tokyo Tech

二つのコンパレータの回路図 [1] [2] [1] D. Schinkel, et al., Dig. Tech. of ISSCC, Feb. 2007. [2] M. Choi and A. Abidi, IEEE JSSC, vol. 36, no. 12, 2001. T.Urano, Tokyo Tech

ダブルテール型（Reset） • Reset mode ノードDiはともにVDDになり、VoutはともにGNDに落ちている T.Urano, Tokyo Tech

ダブルテール型 (Regeneration) • Regeneration mode ノードDiの電荷を引き抜くスピードの違いにより出力が決まる Vin+ > Vin- T.Urano, Tokyo Tech

プリアンプ型 (Reset) • Reset mode GNDへのパスが切れて、VoutはともにVDDに引き上げられる T.Urano, Tokyo Tech

プリアンプ型 (Regeneration) • Regeneration mode プリアンプで増幅された信号を後段のラッチ部で比較する。 Vin+ > Vin- T.Urano, Tokyo Tech

入力段のステージの比較 • ダブルテール型 • クロックで動作（貫通電流なし）動作周波数が高ければ消費電力も上がる • プリアンプ型 • 貫通電流あり動作周波数が高くても　消費電力は上がらない T.Urano, Tokyo Tech

設計方針 (プリアンプ型) • オフセットのs値を最小化するようにTrのサイズを決定 T.Urano, Tokyo Tech

オフセットキャンセル プリアンプを使用することによりラッチ部のオフセットが次式のように見える Vin_os ：入力から見たオフセット Vosl ：ラッチ部のオフセット Vos_amp ：プリアンプのオフセット A ：アンプのゲインまた、プリアンプのオフセットには補償技術[3]を用いている [3] Y. Shimizu, et al., Dig. Tech. of ISSCC, 2008. T.Urano, Tokyo Tech

設計方針 (ダブルテール型) 入力差動対 T.Urano, Tokyo Tech

消費電力の比較結果 s=21.5mV VDD=1.2V CMOS90nmプロセス動作周波数をあげるとプリアンプ型のほうが低消費電力を実現 T.Urano, Tokyo Tech

各部位の消費電力の比較 • 入力段の動作の違いにより、全体の消費電力の増加率が決まっている • 入力段の消費電力は3.5GHzあたりで同等になる T.Urano, Tokyo Tech

結論 • 二つのコンパレータのオフセットのs値を同程度にしたとき周波数を変化させて比較し、ある周波数より高周波の点ではプリアンプ型の方が低消費電力を実現できる可能性があることを示した。 • ラッチスピード、ノイズの影響に関しては今後検討していく必要がある。 T.Urano, Tokyo Tech

ダブルテールラッチ型コンパレータと プリアンプを用いたコンパレータの 性能比較