1 / 29

集成电路版图基础 —— 硅加工工艺

集成电路版图基础 —— 硅加工工艺. 硅平面工艺流程. 1958 年德州仪器的第一块集成电路只是原理性的样品，不能实现工业化的批量生产。直到 1959 年，仙童公司发明了平面工艺，才实现了真正意义上的集成电路。. 平面工艺的基本方法，是先在硅表面制作一层二氧化硅；然后通过光刻，在二氧化硅上需要扩散掺入杂质的区域开设窗口；最后完成掺杂和金属化等工序，完成芯片的制造。 核心是氧化、光刻、扩散. 双极型集成电路工艺. 最早发明，用于高速、模拟电路和功率电路。因功耗大、占用面积大而被 CMOS 工艺排挤。

wiley
Download Presentation

集成电路版图基础 —— 硅加工工艺

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 集成电路版图基础——硅加工工艺

  2. 硅平面工艺流程 • 1958年德州仪器的第一块集成电路只是原理性的样品，不能实现工业化的批量生产。直到1959年，仙童公司发明了平面工艺，才实现了真正意义上的集成电路。

  3. 平面工艺的基本方法，是先在硅表面制作一层二氧化硅；然后通过光刻，在二氧化硅上需要扩散掺入杂质的区域开设窗口；最后完成掺杂和金属化等工序，完成芯片的制造。平面工艺的基本方法，是先在硅表面制作一层二氧化硅；然后通过光刻，在二氧化硅上需要扩散掺入杂质的区域开设窗口；最后完成掺杂和金属化等工序，完成芯片的制造。 • 核心是氧化、光刻、扩散

  4. 双极型集成电路工艺 • 最早发明，用于高速、模拟电路和功率电路。因功耗大、占用面积大而被CMOS工艺排挤。 • 先进工艺的开发极对高速大电流增益的要求使得双极工艺再次被重视，目前双极工艺的发展是能和CMOS工艺兼容。

  5. 双极型工艺流程 衬底 埋层 外延 隔离区 金属互连 发射区 基区 基区

  6. MOS型集成电路工艺 • MOS即金属-氧化物-半导体器件。 • NMOS和PMOS共同构成的互补型集成电路称为CMOS

  7. CMOS集成电路工艺的发展 • 20世纪70年代和80年代初， NMOS技术成为主流技术 • 1963年CMOS晶体管 • 1966年 掺杂多晶硅替代铝栅电极的MOSFET • 1969年离子注入 • 1970年出现硅栅工艺 • 1971年Intel采用5umAl栅NMOS技术制成微处理器

  8. 早期MOS 工艺使用铝制作栅电极。这类器件称为铝栅器件。 • 铝栅器件制作源、漏与栅极需要两次掩膜光刻，容易错位。 • 1970年出现的硅栅工艺，其优点有 • 可实现自对准 • 栅电阻可调 • 与后续高温工艺兼容性好 • 可靠性高，淀积均匀性好

  9. CMOS工艺中的基本模块 • 阱 • 栅电极 • 源漏结构 • 自对准结构和接触

  10. 阱 • 定义：在硅衬底上形成的、掺杂类型与硅衬底相反的区域。 • 形成：离子注入或扩散 • 类型：n阱、p阱、双阱 • 偏置：p型衬底接低电压；n型衬底接高电压，阱区接偏置，使pn接反向偏置。 • 特点：阱区内的器件沟道掺杂浓度高，体效应强，沟道迁移率下降，输出电导下降、结电容增加。 • （故p阱工艺易实现两种场效应晶体关键的性能匹配，适用于制备静态逻辑电路） • N阱工艺易于获得高性能的nMOS起见，常用于微处理器、DRAM等的设计

  11. 栅电极 • 期望：n沟器件和p沟器件有相同的尽量低的阈值电压。 • 类型及特点： • n+多晶硅材料：调整pMOS的VTp,使pMOS成为埋沟器件，穿透效应显著，漏电流增大，芯片功耗增加 • p+多晶硅材料：同上 • 双掺杂多晶硅栅工艺：可满足相同的阈值电压，但p+多晶硅中的硼易扩散进入pMOS的沟道，影响器件的阈值电压和稳定性。杂质互扩散会引起杂质的补偿甚至反转，影响器件的性能。

  12. 源漏结构 • 随特征尺寸的不断缩小，源漏结构变得越来越复杂，发展过程： • 杂质扩散-离子注入—轻掺杂源漏结构-源漏扩展结构-晕环和袋状结构 • 要求：缩小源漏结的结深以抑制短沟效应并提高器件间隔离的性能。注入硼形成浅结较困难。

  13. 自对准结构和接触 • 定义：利用单一掩模版在硅片上形成多层自对准结构的技术。 • 优点：简化工艺，消除掩模版对准容差 • 自对准硅化物：形成良好的欧姆接触，降低掺杂多晶硅的串联电阻。 • 制备方法：形成源漏区后，用HF清洗，淀积Ti薄模，在氮气氛中，500°C~600 °C的温度下退火，形成金属硅化物。

  14. CMOS制造工艺

  15. 准备衬底 • 可以使用一般衬底 • 或在重掺杂衬底上生长轻掺杂外延 • 形成N阱 • 初始氧化 • 光刻1#版，定义出N阱 • N阱离子注入，注磷

  16. MOS管所在的区域称为“有源区”；不同MOS 管之间的区域称为“场区”。 • 为了减少寄生晶体管影响，MOS管之间也需要隔离。一般生成较厚的氧化层，称为“场氧”

  17. 形成场氧隔离区 • 去除N阱氧化层 • 生长一层薄氧化层 • 淀积一层氮化硅（氧化掩蔽，降低氧化速度） • 光刻2#版，定义场隔离区 • 反应离子刻蚀氮化硅(图3.15b) • 光刻3#版，定义N管场区离子注入孔，注入硼，降低闩锁效应 • 场注入氧化 • 光刻4#版，定义P管场区离子注入孔，注入磷，调节P管开启电压 • 热生长厚的场氧化层 • 去掉氮化硅层及有源区氧化层

  18. 形成多晶硅栅 • 生长栅氧化层（HCL气氛中干氧） • 淀积多晶硅 • 光刻多晶硅栅

  19. 形成N管源漏区 • 光刻5#版，利用光刻胶将PMOS区保护起来 • 离子注入磷或砷，形成N管源漏区 • 形成P管源漏区 • 氧化 • 光刻6#版，利用光刻胶将NMOS区保护起来 • 离子注入硼，形成P管源漏区 • 此时多晶硅栅对杂质注入起“掩膜”作用，多晶硅下方不能掺入杂质。 • MOS管沟道长度L=多晶硅栅材料的宽度； • MOS管沟道宽度W=有源区的宽度。

  20. 生长硼硅玻璃（PSG） • 加入PH3或B2H6，通过化学反应沉积或化学气相淀积，生长PSG、BPSG • 退火和致密 • 可以平坦表面、稳定可动离子，保护器件表面并提高可靠性。

  21. 形成引线孔 • 光刻7#版，定义引线孔 • 反应离子刻蚀磷硅玻璃，形成接触孔

  22. 形成电极引线 • 淀积金属钨(W)，形成钨塞（可选） • 蒸发或溅射淀积铝，在一定条件下是铝硅合金化，形成良好欧姆接触

  23. 完成第一层金属布线 • 光刻8#版，定义出连线图形 • 反应离子刻蚀金属层，形成互连图形

  24. 形成第二层金属布线 • 化学气相淀积绝缘层，如PETEOS(等离子体增强正硅酸乙脂 ) • 通过化学机械抛光进行平坦化 • 光刻9#版，定义接触孔 • 反应离子刻蚀绝缘层，形成穿通接触孔 • 淀积第二层金属层 • 光刻10#版，定义出连线图形 • 反应离子刻蚀，形成第二层金属互连图形

  25. 后工序加工 • 合金 • 形成钝化层 • 在低温条件下(小于300℃)淀积氮化硅 • 光刻钝化版 • 刻蚀氮化硅，形成钝化图形 • 测试、封装，完成集成电路的制造工艺 • CMOS集成电路一般采用(100)晶向的硅材料

  26. 从沙子到CPU • 集成电路制造主要流程是氧化-光刻-掺杂的不断重复。

  27. 英特尔65纳米双核处理器的曝光电路

  28. 英特尔65纳米双核处理器的扫描电镜(SEM)截面图英特尔65纳米双核处理器的扫描电镜(SEM)截面图

More Related