《 数字电子电路 》 综合性设计性实验

1. 《数字电子电路》综合性设计性实验 实验项目： 简易数字钟电路设计实验 实验目的： • 数字钟是运用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 • 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 • 本次综合设计实验要求同学们综合运用所学的数字电子电路知识预先设计出一部数字钟的部分电路，之后在实验中进行实际电路的搭接与调试。从而检查自己所学的理论知识，提高自己实际运用知识的能力。

2. 设计说明 1.数字钟电路的设计简介 数字钟电路主要有振荡器，分频器，计数器和译码显示电路构成。其电路原理图如下： 振荡器：555定时器组成产生时钟脉冲 分频器：由于振荡器产生的时钟脉冲信号过高，因此 需要进行分频处理，供计数器进行计数使用。

3. 计数器：是将分频后的时钟脉冲信号进行计数记录1Hz的时钟信号，作为秒计数器，秒计数器记到60后清零并向分计数器进位，以此类推。 译码器：由计数器输出的信号要显示在数码管上需要经过译码，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 显示器：电路由发光二极管（LED）数码管组成，将译码器输出的电平信号显示成阿拉伯数字。

4. 设计要求 1.设计内容 设计数字钟的部分电路：时钟脉冲振荡电路；分频器电路；计数器电路三部分。译码驱动和显示电路由实验箱提供，不要求同学设计，但需要进行电路连接。 最终设计结果：两位显示，低位显示十进制数，高位显示六进制数（即模拟秒计时），这样，当数码管显示59时归零。 (1)数字钟的时钟脉冲振荡电路： 要求用555定时器构成的多谐振荡器产生50Hz的时钟脉冲信号。给定元件参数：5端脚电容=0.01μf，2端脚电容=1μf，电阻R2=10KΩ 请计算电阻R1=？，实验中由10KΩ电位器调节给定。

5. （2）分频器电路：采用74LS90型芯片进行时钟分频。分频器接为十分频形式，将多谐振荡器产生50Hz脉冲信号分成5Hz信号输入给计数器。 2.选用元件要求 （3）计数器电路：采用74LS90型芯片进行脉冲计数。低位计数为十进制，给定时钟脉冲为分频器输出的5Hz脉冲信号。高位计数为六进制（模拟秒计时），当计数状态一到01100000立即清零。因为90有反馈清零端，所以用反馈清零法。给定时钟脉冲为低位产生的进位信号。 555定时器芯片，74LS90芯片，74LS00芯片，电位器，电容，译码及显示电路，导线等。

6. 表7.6.2 74LS90的功能表 表7.6.2 74LS90的功能表 功能 功能 输入 输入 输出 输出 R01 R01 R02 R02 S91 S91 S92 S92 CPA CPA CPB CPB QD QD QC QC QB QB QA QA 清零 清零 1 1 1 1 × × × × × × × × 置9 置9 0 0 0 0 1 1 1 1 × × × × 二分频 二分频 0 0 0 0 0 0 0 0 × × 五分频 五分频 0 0 0 0 0 0 0 0 × × 十进制计数器 十进制计数器 0 0 0 0 0 0 0 0 QA QA 3.元件使用说明 （1）555定时器：采用5V供电。 （2）74LS90芯片：芯片采用5V供电。 计数功能：Qa输出端连到B输入端，输入计数脉冲加到输入端A上。Qa，Qb，Qc，Qd分别为输出。 分频功能：将74LS90芯片Qd输出端连到A输入端上，输入计数脉冲加到B输入端，即可得到一个对称的10分频计数器，在Qa输出端上可得到一个10分频的方波。 （3）数码管显示电路：数码管显示采用实验箱右上角的发光数码管，数码管为共阴极，对应公共端为LEDx，将LEDx接地，对应的数码管点亮。用Dx，Cx，Bx，Ax进行编码，可得到从0-9的显示。

7. 1、计数器： 它是一种中规模集成电路，种类很多，不但可以实现计数、分频，而且可以实现测量、运算、定时、延时等控制功能。目前各类计数器均有典型产品，如属于二进制计数器的74LS161、74LS163……，属于十进制计数器的74LS90、74LS160等。 本实验采用的是74LS90二—五—十进制异步计数器。74LS90的内 部结构是一个 二分频和五分频电路，可以独立地作为二进制和五进制计 数器使用，同时进行适当的连接又可以构成十进制计数器。

8. CP1 NC Q0 Q3 GND Q1 Q2 14 12 11 10 9 8 13 74LS90 1 3 5 6 7 2 4 RO2 CP2 R01 NC VCC R91 R92 内部电路图： 74LS90芯片的顶视图：

9. CP1 NC Q0 Q3 GND Q1 Q2 14 12 11 10 9 8 13 74LS90 1 3 5 6 7 2 4 RO2 CP2 R01 NC VCC R91 R92 使用90芯片时注意： （1）二进制计数器的时钟输入端为CP1， 输出端为Q0； （2）五进制计数器的时钟输入端为CP2， 输出端为Q3、Q2、 Q1。 （3）如果将Q0与CP2相连，CP1作时钟输入端， Q3～Q0作输出 端，则为8421BCD码十进制计数器。 （4）如果将Q3与CP1相连，CP2作时钟输入端，从高位到低位的输出为Q0 Q3 Q2 Q1时，则构成5421BCD码十进制计数器。

10. 90芯片的功能表：

11. 两种接法的态序表

12. 74LS90构成十进制计数器的两种接法 (a) 8421 BCD码接法； (b) 5421 BCD码接法

14. 7448 16 15 14 13 12 11 10 9 VCC f g a b c d e BCD码七段译码器 B C LT BI/RBO RBI D A GND 1 2 3 4 5 6 7 8 2、译码器： 译码器的种类有很多，使用比较多的为8421码二—十 进制译码器。本实验采用74LS48译码器。 48的引脚图：

15. 共阴极： 3、显示器： 本实验采用发光二极管组成的共阴极七段数码管。

16. （2）将7490连接成5421编码十进制计数器，重复上述内容，并分析显示数字的情况。（2）将7490连接成5421编码十进制计数器，重复上述内容，并分析显示数字的情况。 3、综合设计： 利用7490芯片及与非门74LS20芯片，设计一个六进制的计数器（用两种方法实现），并在实验箱上采用译码器7448和显示器显示其结果同时用示波器观察其输出波形。 你可以用7490芯片尝试设计任意进制的计数器。

17. 4.电路调试注意事项： 由于此次设计综合性实验接线较为复杂，因此，我们要求先分别调试各个电路的功能，待其功能达到要求后再将电路组成系统进行联调。建议先调555定时器电路，产生50Hz时钟脉冲信号，再进行74LS90芯片的分频功能测试和译码显示电路的功能测试，然后再组成实际整体电路。 实验线路导线应尽可能短，特别是555定时器电路，以免引入干扰信号。

18. 实验要求： 1.必须撰写出预习实验报告，选定所需元件规格，设计好电路原理图，并在电路原理图中标明芯片引脚号。凭预习报告进入实验室！ 2.每2人一组，在实验室要严肃认真，不在实验室做与本实验无关的事情，实验开始后严禁随意走动。 3.实验台上仪器设备要放置合理，不得在仪器设备上乱放导线或其他零物，以免意外短接造成人身事故。不要将书包置于实验区域。绝对禁止在实验室吃东西、喝饮料。 4.实验报告要用统一电学实验报告纸撰写，或用A4纸打印。必须详细写出设计说明、元件及参数选择，要有电路原理图，调试说明和收获！

19. 图示电路的初态Q2Q1=00，加入3个时钟正脉冲后，电路的状态将变为（ ）。 A） 0 0 B） 0 1 C） 1 0 D）1 1

20. 逻辑电路如图所示，触发器初态Q=0，当A=“0”，B=“1”时，CP 脉冲来到后D触发器 ( )。 A）保持原状态 B） 置“0” C）置“1” D） 不定

21. 逻辑电路如图所示，输入为 X，Y，同它功能相同的是（ ）。 A） 同步RS 触发器 B） JK 触发器 C） 基本RS 触发器 D）T 触发器

22. 七、由主从型JK FF构成的同步时序电路中，已知其控制输入方程及输出方程如下，试画出其逻辑图：

23. 已知逻辑电路图及其CP脉冲波形。试列出逻辑图的状态表，并判断是几进制，加法还是减法？同步还是异步？（设 的初始状态均为“0”）。

24. 用4片容量为8×4位RAM芯片实现存储容量为32×4位存储器电路，画出其线路连接图（地址线、数据线、控制线）。用4片容量为8×4位RAM芯片实现存储容量为32×4位存储器电路，画出其线路连接图（地址线、数据线、控制线）。