Demultiplexery

1. Demultiplexery Střední odborná škola Otrokovice Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Miloš Zatloukal Dostupné z Metodického portálu www.rvp.cz, ISSN: 1802-4785, financovaného z ESF a státního rozpočtu ČR. Provozováno Výzkumným ústavem pedagogickým v Praze. www.zlinskedumy.cz

2. Charakteristika DUM 2

3. Demultiplexery Obsah tématuDefinice demultiplexeruPříklady použití demultiplexeruNávrh demultiplexeru2 kanálový4 kanálový Demultiplexer jako dekodérIntegrované demultiplexery

4. Demultiplexery Demultiplexer je opakem multiplexeru. - Multiplexer plnil roli jakéhosi signálového „slučovače“, tj. na jediný výstup Y přenesl obsah adresou zadaného kanálu (datového vstupu) z celkového počtu N kanálů. - Demultiplexer (zkratka DMUX nebo také DMPX) Má funkci jako „rozbočovač“ – to znamená v závislosti na aktuální kombinaci adresního slova (n-tice bitů) přenáší z jediného datového vstupu obsah – data (logickou nulu nebo jedničku) na jeden z N výstupních vodičů (kanálů), přičemž na ostatních výstupech zůstává neaktivní stav. Jde tedy opět o kombinační obvod, který lze popsat N Booleovými výrazy, Yi = Adri. D. E Adrije kombinace adresních vstupů A0, A1, …An-1, pomocí které je vybírán některý z N výstupů

5. Demultiplexery Obr. 1: Blokové schéma demultiplexeru Obr. 2: Blokové schéma – společné zapojení multiplexeru a demultiplexeru

6. Demultiplexer - má tedy pouze jeden vstup = datový = 1 kanál, značí se D (někdy C) - pouze N výstupů Y (Y0, Y1, Y2, …YN-1) - adresní nebo adresovací vstupy – je jich n, značí se písmeny A0, A1, A2, …An-1 - blokovací signál E nebo (někdy je také značen jako G, nebo CS) Mezi počtem výstupů YN a  počtem adresních vstupů platí vztah N = 2n Pozn. Obr. č. 2 je spíše teoretický – naznačuje vzájemnou souvislost mezi multiplexerem (signálovým „slučovačem“) a demultiplexerem ((signálovým „rozbočovačem“). Oba jsou řízeny adresou (v obrázku společnou), případně ještě blokováním (v obrázku není zakresleno). Pro určitou vybranou adresu – např. u 8 kanálového MUX (DMUX) 011 = kanál č.3 se informace v tomto kanále obsažená dostane na výstup MPX a z něj po přenosu nějakým prostředím (a na určitou vzdálenost) tuto informaci vidíme na Y3 (3 výstupu = kanále demultiplexeru).

7. Demultiplexery Použití demultiplexeru: tam, kde je potřeba obsah vstupu přenést na 1 z výstupů (na který závisí na řídicím požadavku – tj. na adrese jednoho z N výstupů) v obvodech pro převod sériové informace na paralelní - jako dekodéru kódu 1 z N (s určitým omezením – viz dále) Podobně jako u multiplexeru zde platí vztah N = 2n, který zachycuje vztah mezi počtem výstupních datových kanálů (N) a mezi počtem adresních bitů (n). Příklad 1: Kolik adresních vstupů má 8 kanálový (8 k) demultiplexer (DMUX) N = 2n 8 = 2n 8 = 23 n= 3 Zadaný 8 k DMUX má 3 adresní vstupy (A2, A1, A0) Příklad 2: Ve schématu je nakreslen DMUX se 7 adresními vstupy. Kolik má kanálů? N = 2n N = 27 128 = 27 N=128 Zadaný DMUX se sedmibitovou adresou má 128 kanálů (D0 až D127)

8. Demultiplexery Rovnice demultiplexeru: Pro výstupy Y0 až YN-1demultiplexerumůžeme psát logickou funkci Y0= Adr1& D & E Y1 = Adr1& D& E . . YN-1 = AdrN-1& D& E kde Y0až YN-1 jsou výstupy demultiplexeru Adrioznačuje příslušnou kombinaci adresových vstupů A0 až An-1 D je datový vstup (kanál) E je blokovací signál aktivní pro jedničku - E = 1 znamená odblokováno - E = 0 znamená zablokováno nebo opačný typ blokovacího signálu = je blokovací signál aktivní pro nulu -= 0 znamená odblokováno - = 1 znamená zablokováno

9. Demultiplexery Např. prošestnáctikanálovýdemultiplexer potřebujeme 4 adresní vodiče A3, A2, A1a A0. Realizace multiplexeru Z logických členů typu NOT a AND – návrh obsahuje zadání, tabulku a schéma zapojení „hotový“ demultiplexer jako jeden integrovaný obvod (IO) Dvoukanálový DMUX ČtyřkanálovýDMUX Tabulka počtu kanálů a adresních vstupů

10. Demultiplexery Návrh N kanálového demultiplexeru Vychází z rovnic typu: Yi = Adr1 & D& E (i = 0 až N-1) Adri označuje příslušnou kombinaci adresových vstupů A0 až An-1 Y0 = Adr1& D & E Y1 = Adr1 & D& E . . YN-1 = AdrN-1& D & E Abychom nakreslili schéma zapojení musíme znát: typy logických členů,jejich počty, dále počty jejich vstupů (pokud je vstupů více než 1)

11. Demultiplexery I. Návrh dvoukanálového demultiplexeru (2kDMUX) Zadání: Navrhněte dvoukanálový demultiplexer s blokováním E z logických členů typu NOT a AND. Z předchozí tabulky určíme, že budeme potřebovat: 1x člen NOT (N = 2n, 2 = 21, 1 adresní vstup A) 2x člen AND (třívstupový, 3 = jeden datový + 1 adresní + 1 blokovací) Tabulka dvoukanálového demultiplexeru Obr. 3: Blokové schéma 2 kanálového demultiplexeru

12. Demultiplexery - návrh dvoukanálového demultiplexeru (2k DMUX) - pokračování Schéma zapojení: 1x člen NOT, 2x člen AND (třívstupový) Obr. 4: Schéma 2 kanálového demultiplexeru, blokování typu E

13. Demultiplexery II. Návrh čtyřkanálovéhodemultiplexeru (4k MPX) Zadání: Navrhněte čtyřkanálovýdemultiplexer s blokováním z logických členů typu NOT, AND, NAND.Budou potřeba tyto logické členy: Základ: 2x člen NOT (adresní vstupy A1, A0) 4x člen NAND (třívstupové, 3 = jeden datový sloučený s blokovacím + 2 adresní) Rozšíření: Aby šlo demultiplexer využít také jako dekodér 1 ze 4 přibudou členy: 1x NOT, 1x AND (s negovanými vstupy). Obr. 5: Blokové schéma 4 kanálového demultiplexeru

14. Demultiplexery - návrh čtyřkanálovéhodemultiplexeru (4k DMUX) – pokračování Tabulka čtyřkanálovéhodemultiplexeru … blokovací signál D … datový vstup A1, A0 … adresní vstupy Y3 až Y0 … výstupní kanály Popis tabulky: první 4 řádky – DMUX je odblokován ( = 0), jednička z datového vstupu D je v opačném tvaru (jako nula) přenesena na ten výstup Yi, jemuž odpovídá adresa na vstupech A1, A0, 5. řádek – DMUX je zablokován (na výstupech Y0 až Y3 jsou samé jedničky) – důvod: na datovém vstupu je nula (a na stavech blokování a adres nezáleží), 6. řádek – DMUX je zablokován ( = 1), (a na stavech D a adres nezáleží) X – na hodnotě nezáleží (je to jedno, zda je zde nula či jednička)

15. Demultiplexery - návrh čtyřkanálovéhodemultiplexeru - pokračování Schéma zapojení: 2x člen NOT (adresy), 4x člen NAND – třívstupový(výstupy), 1x člen NOT () + 1x AND (s negovanými vstupy) Obr. 6: Schéma 4 kanálového demultiplexeru, blokování typu

16. Demultiplexery – demultiplexer jako dekodér 1 z N Demultiplexerjako dekodér 1 z N Popis činnosti: Čtyřkanálovýdemultiplexer je zde použit jako dekodér 1 ze 4. - datový vstup D je nyní ve funkci druhého blokovacího vstupu . - pokud je obvod odblokován ( = 0, D=1), je v závislosti na aktuální adrese (kombinace A1, A0) nastaven do stavu nula příslušný výstup Yi (i = 0 až 3). - jedná se tedy o 2 bitový dekodér (1 ze 4) typu plovoucí nula. - když je obvod zablokován , má na všech výstupech Y0 až Y3 samé jedničky - V zablokovaném stavu pak nezáleží na stavech A1, A0 (X) Kdy je obvod zablokován? - vstup D = 0 nebo - vstup ( = 1) Závěr: N kanálový demultiplexer lze využít jako dekodér 1 z N, pokud použijeme datový vstup (značí se D nebo C) jako druhý blokovací signál. Typ výstupu (plovoucí nula nebo jednička), pak závisí na vnitřní struktuře integrovaného obvodu (lze zjistit z katalogu výrobce).

17. Demultiplexery  Integrované demultiplexery Vícekanálové demultiplexery jsou poměrně složité obvody a proto jsou vyráběny jako integrované (IO). Jsou vyráběné téměř výhradně jako obvody s aktivní úrovní logické nuly na vybraném výstupu. To znamená, že na všech výstupech je logická jednička a pouze na výstupu , jehož adresa je určena kombinací adresních bitů, se přenese logický stav datového vstupu D. Jak z tabulky vyplývá, v jednom pouzdře integrovaného obvodu mohou být i 2 demultiplexery, obvykle ale nejsou na sobě nezávislé – mají např. některé signály společné (např. adresovací vstupy nebo blokování). Zároveň je vidět, že N kanálový demultiplexer lze uplatnit jako dekodér 1 z N. Několik příkladů ukazuje tabulka:

18. N kanálový demultiplexer a dekodér 1 N obecně se od sebe liší tím, že: Demultiplexer má navíc datový vstup, ostatní je stejné Dekodér potřebuje další řídicí signál (pro určení typu výstupu) Demultiplexernavíc potřebuje výstupy typu Kontrolní otázky Rovnice demultiplexeru má tvar: Yi = Adri& D & E & G (kde i = 0 až N-1) Yi= Adri+D+E (kde i = 0 až N-1) Yi= Adri& D & E (kde i = 0 až N-1) 3. Demultiplexer , který má adresní vstupy označeny jako A2, A1, A0, chceme použít jako dekodér. O jaký dekodér půjde? Dvojitý 1 ze 4 1 z 8 1 ze 16

19. N kanálový demultiplexer a dekodér 1 N obecně se od sebe liší tím, že: Demultiplexer má navíc datový vstup, ostatní je stejné Dekodér potřebuje další řídicí signál (pro určení typu výstupu) Demultiplexernavíc potřebuje výstupy typu Kontrolní otázky – správné odpovědi – červeně Rovnice demultiplexeru má tvar: Yi = Adri& D & E & G (kde i = 0 až N-1) Yi= Adri+D+E (kde i = 0 až N-1) Yi= Adri& D & E (kde i = 0 až N-1) 3. Demultiplexer , který má adresní vstupy označeny jako A2, A1, A0, chceme použít jako dekodér. O jaký dekodér půjde? Dvojitý 1 ze 4 1 z 8 1 ze 16

20. Seznam obrázků: Obr. 1: vlastní, Blokové schéma demultiplexeru Obr. 2: vlastní, Blokové schéma – společné zapojení multiplexeru a demultiplexeru Obr. 3: vlastní, Blokové schéma dvoukanálového demultiplexeru Obr. 4: vlastní, Schéma dvoukanálového demultiplexeru, blokování typu E Obr. 5: vlastní, Blokové schéma čtyřkanálovéhodemultiplexeru Obr. 6: vlastní, Schéma čtyřkanálovéhodemultiplexeru, blokování typu

21. Seznam použité literatury: [1] Matoušek, D.: Číslicová technika, BEN, Praha, 2001, ISBN 80-7232-206-0 [2] Blatný, J., Krištoufek, K., Pokorný, Z., Kolenička, J.: Číslicové počítače, SNTL, Praha, 1982 [3] Kesl, J.: Elektronika III – Číslicová technika, BEN, Praha, 2003, ISBN 80-7300-075-X [4] Pinker, J.,Poupa, M.: Číslicové systémy a jazyk VHDL, BEN, Praha, 2006, ISBN80-7300-198-5

22. Děkuji za pozornost 