1 / 12

單元 五 N 倍頻電路

單元 五 N 倍頻電路. 曾志成 國立宜蘭大學 電機工程學系 tsengcc@niu.edu.tw http://wcnlab.niu.edu.tw. 註：本教材主要是修改自「通訊系統實驗」作者 趙亮琳與范俊杰 教授所提供之教學資源. 教學目標. 利用 PLL 及除頻器，產生一個 N 倍於輸入信號頻率的信號，藉以瞭解 PLL 的簡單應用及 頻率合成器 (frequency synthesizer) 的觀念。. 教學大綱. 介紹何謂 頻率合成器。 說明只 用除頻器來實現頻率合成 器之缺點。 說明如何在鎖 相迴路 電路上實現 N 倍頻電路。

ulani
Download Presentation

單元 五 N 倍頻電路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 單元五 N倍頻電路 曾志成 國立宜蘭大學 電機工程學系 tsengcc@niu.edu.tw http://wcnlab.niu.edu.tw 註：本教材主要是修改自「通訊系統實驗」作者趙亮琳與范俊杰教授所提供之教學資源

  2. 教學目標 • 利用PLL及除頻器，產生一個N倍於輸入信號頻率的信號，藉以瞭解PLL的簡單應用及頻率合成器(frequency synthesizer)的觀念。 Chih-Cheng Tseng

  3. 教學大綱 • 介紹何謂頻率合成器。 • 說明只用除頻器來實現頻率合成器之缺點。 • 說明如何在鎖相迴路電路上實現N倍頻電路。 • 解釋在鎖相迴路電路上實現N倍頻電路時應注意之事項。 Chih-Cheng Tseng

  4. 原理說明 (1/6) • 頻率合成器是利用一個訊號源(通常為晶體振盪器)的頻率為基準來產生許多不同頻率的輸出，其成本比直接使用許多不同頻率的訊號源來得低，而且即使訊號源之頻率稍有偏移也不會影響到各輸出頻率之間的關係。因此，頻率合成器已被普遍地被應用在通訊收發機中。 Chih-Cheng Tseng

  5. 原理說明 (2/6) • 在頻率合成器中，只用除頻器並不足以產生適當的頻率，必須配合N倍頻電路才能產生更多樣的輸出頻率。 • 例如 • 以10 MHz之參考頻率，若只用除頻器是無法獲得3 MHz，4 MHz，6 MHz，7 MHz，8 MHz，9 MHz 等頻率的[參考圖5-1(a)]。 • 然而若搭配N倍頻電路，則要產生上述頻率並不困難[參考圖 5-1(b)]。 Chih-Cheng Tseng

  6. 原理說明 (3/6) 圖 5-1　有無使用倍頻電路之比較 Chih-Cheng Tseng

  7. 原理說明 (4/6) • N倍頻電路之系統方塊如圖 5-2所示。 • 和圖 4-1之PLL系統圖比較可看出它只是在原鎖相迴路內串接了一個頻率除N的除頻器而己。 • 若將VCO和除N電路合併看成一個新的VCO’(如圖 5-2黃色部分所示)，則整個系統結構和圖 4-1完全相同，也就是N倍頻電路基本上仍是個鎖相迴路。 • 當鎖住時，VCO’的輸出頻率fo’會等於輸入頻率fi，又fo’=fo/N(註：除頻器特性)，所以fi=fo/N，亦即fo=Nfi，輸出頻率fo是輸入頻率的N倍。 Chih-Cheng Tseng

  8. 原理說明 (5/6) 圖 5-2N 倍頻電路系統結構 Chih-Cheng Tseng

  9. 原理說明 (6/6) • 使用N倍頻電路必須注意fo’=fo/N，它代表fo’的範圍只有VCO 頻率fo範圍的1/N(參考圖 5-3)，所以N越大時，所能鎖住的fi範圍越小，亦即越不容易鎖住。因此在設計時應儘量讓fc/N接近fi，亦即自由振盪頻率fc應設計在Nfi附近。 圖 5-3N倍頻電路中fo’與fo之範圍 Chih-Cheng Tseng

  10. 電路說明 • 本單元之電路如圖 5-4 所示，它是使用單元四所完成的鎖相迴路電路，在VCO out之後串接除頻電路然後再回授至相位比較器之P.C.in端。 • 除頻電路是由J-K正反器所構成之漣波計數器(ripple counter)，它可提供除2及除4兩種輸出。由於VCO輸出為0 V、12 V的方波，為使信號相容，所以J-K正反器採用CMOS IC並使用0 V、+12 V之電源。 Chih-Cheng Tseng

  11. N倍頻實驗電路 圖 5-4N倍頻電路 Chih-Cheng Tseng

  12. 單元回顧 • 頻率合成器之重要性。 • 頻率合成器之實現方式 • 用除頻器來實現頻率合成器之缺點。 • 用鎖相迴路電路上實現N倍頻電路。 • 解釋在鎖相迴路電路上實現N倍頻電路時應注意之事項。 Chih-Cheng Tseng

More Related