540 likes | 707 Views
单元二 微机存储器. 本章知识要点:. 1. 理解存储器的分类和分级结构; 2. 掌握主存储器的技术指标、基本结构和基本操作; 3. 理解半导体存储器的基本组成和工作原理; 4. 掌握高速缓存 cache 的功能 5. 掌握存储器与 CPU 的连接. 一、存储器概述. 基本概念: 存储器 :存放程序和数据的器件; 存储位:存放一个二进制数位的存储单元,是存储器最小的存储单位,或称记忆单元; 存储字:一个数( n 位二进制位)作为一个整体存入或取出时,称存储字; 存储单元:存放一个存储字的若干个记忆单元组成一个存储单元;. 一、存储器概述.
E N D
单元二 微机存储器 本章知识要点: • 1.理解存储器的分类和分级结构; • 2.掌握主存储器的技术指标、基本结构和基本操作; • 3.理解半导体存储器的基本组成和工作原理; • 4.掌握高速缓存cache的功能 • 5.掌握存储器与CPU的连接
一、存储器概述 • 基本概念: • 存储器 :存放程序和数据的器件; • 存储位:存放一个二进制数位的存储单元,是存储器最小的存储单位,或称记忆单元; • 存储字:一个数(n位二进制位)作为一个整体存入或取出时,称存储字; • 存储单元:存放一个存储字的若干个记忆单元组成一个存储单元;
一、存储器概述 • 存储体:大量存储单元的集合组成存储体; • 存储单元地址:存储单元的编号; • 字编址:对存储单元按字编址; • 字节编址:对存储单元按字节编址; • 寻址:由地址寻找数据,从对应地址的存储单元中访存数据;
二、存储器分类(1) 按存储介质分类: (1)半导体存储器 • 用半导体器件组成的存储器称为半导体存储器; • 特点:集成度高、容量大、体积小、存取速度快、功耗低、价格便宜、维护简单. (2) 磁盘和磁带等磁表面存储器 (3)激光存储器 本课程重点介绍半导体存储器
二、存储器分类(2) 按存取方式分类分: 随机存储器: RAM (Random Access Memory) 只读存储器: ROM(Read-Only Memory) 串行访问存储器 Serial Access Storage
二、存储器分类(3) 按计算机中作用分类: 主存储器(内存) 辅助存储器(外存) 高速缓冲存储器
五、存储器的基本结构 静态存储器单元
五、存储器的基本结构 动态存储单元
思考: PC机中常用的内存条属何种类型?
六、存储器芯片的基本组成 (1)地址译码器:接CPU的地址线,输入地址单元选择信息; (2)读/写控制逻辑电路:控制读/写状态; (3)数据缓冲器:接数据线; (4)存储体:存储单元组合体。
存储器的主要外接管脚 (1)电源和接地 (2)地址线:与存储器的地址空间对应,若存储器的空间为S,则地址线数量为: N=LOG2S (3)数据线(8位、16位、32位); (4)片选线; (5)读/写控制线; (6)输出允许线;
6116芯片外接线说明 11根地址线(A0-A10)?2K片内地址空间。 D0-D7的作用?数据线 CE的作用?片选 WE和OE的作用?写允许和输出允许
片选信号线的作用 当由多片存储器构成一个完整的存储器时,需要多片存储器的配合使用,主要方法: 存储器芯片上的地址线接CPU的低位地址线; CPU的高位地址线通过译码器接存储器芯片的片选信号线。
片选信号线的作用 假设:有多个班级都是50人,对学生定位时采用班号+学号的方法, 学号范围:1-50,各个班重复; 班号:要反映系别、专业、年级等; 学生的学号:高位班号+低位学号
片选信号线的作用 解决办法: 低位地址线(片内)直接相连 高位地址线(片外)经过译码器接片选 优点:可以减少存储器芯片上的接线端数量
6116芯片与CPU的连接 地址总线 低位地址线 CPU An-A0 高位地址线 OE 地址 译码器 CS SRAM 6116 RD & WE M/IO & WR 数据线 数据总线
多片6116与CPU的连接 CPU An-A0 低位地址线 SRAM 6116 低位地址线 SRAM 6116 SRAM 6116 高位地址线 OE 地址 译码器 CS SRAM 6116-1 RD & WE M/IO & WR 数据线 数据总线
CPU与存储器的连接时应注意的问题 1.CPU总线的带负载能力:驱动能力 2.CPU的时序与存储器的存取速度之间的配合:时序 3.读/写控制信号的连接 4.数据线的连接 5.地址线的连接与存储芯片片选信号的产生
与存储器容量有关的参数和概念 第一 存储器芯片容量:是指存储器芯片能够 存储的二进制位数,主要集中在存储矩阵中 用L*C表示,L代表存储单元,C代表每个 存储单元的位数。如:256K*1,64K*4 第二 位片式存储器:每个存储单元只有1位的存 储器芯片 即C=1 第三 字片式存储器:每个存储单元具有多于1位 的存储器芯片,即C>1
2164动态存储器外接线说明 64K地址空间,只有8根地址线? (A0—A7) 数据线1根输入、1根输出?( DIN、 DOUT), VCC和GND:电源接地 CAS:列选择; RAS:行选择; WE:写允许; NC:空闲
2164动态存储器外接线说明 64K地址空间需要16根地址线,但芯片只有8根地址线,解决办法:16位分两次送地址信号; 数据线1根输入、1根输出?在进行位扩展后以8条数据线分别接CPU不同的数据线,使CPU访问内存时,一次访问的信息在不同的存储器芯片上; CAS、RAS、WE为控制线,其输入控制信号为CPU管脚信号经过比较复杂电路处理后产生产生的信号共同写允许; 2164的特殊之处在于有专门的刷新电路,这是与静态存储器最大的区别。
动态存储器2164外接线说明 2164是PC机曾经实用的存储器芯片,有经典的接线电路。 对于比较复杂的存储器接线,一般有示例可以模仿。
EPROM芯片2764 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 VCC PGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 8K*8位 外接管脚: D0—D7:数据线 A0—A12:地址线 OE:输出允许; CE:片选信号; PGM:编程 VPP:编程电压 VCC:工作电压
EPROM芯片特征 正常工作时只能读,不能写; 写信息时需要专门的编程电压, VPP,一般高达25V; 可以用紫外线照射消除芯片上的信息; 可以保存的信息种类:程序和数据。VCC:工作电压。 所以,EPROM的工作场合为需要保存固定不变信息。
片选信号(CE、CS)的产生 (1)线选方式:直接将高位地址线与片选信号端连接; (2)局部译码选择方式:高位地址线信号的一部分参加译码; (3)全局译码选择方式:全部高位地址线参加译码,这是最一般的方法。
三、存储器的分级结构 • 在计算机系统中,通常采用三级存储器结构,即使用高速缓冲存储器、主存储器和外存储器组成的结构。 • CPU能直接访问的存储器称为内存储器,它包括高速缓冲存储器和主存储器. • CPU不能直接访问外存储器,外存储器的信息必须调入内存储器后才能为CPU进行处理.
微机存储器的体系结构 寄存器:CPU内部的存储单元,目前有扩大的趋势; CACHE:利用静态存储器的高速,提高整个程序的运行速度; 内存:以动态存储器为主,大量使用; 外存:以磁盘、光盘和闪存提供更大的不可易失的存储空间。
存储器体系结构的策略 Cache—主存层次 :解决CPU与主存的速度差距 ; 主存—辅存层次 :解决存储的大容量要求和低成本之间的矛盾 。
存储器的主要技术指标 存储容量(单片和CPU寻址能力); 存取速度(取数时间和存取周期); 可靠性; 功耗; 价格;
存储容量 存储容量:存储器可以容纳的二进制信息量称为存储容量(寻址空间,由CPU的地址线决定); 实际存储容量:在计算机系统中具体配置了多少内存; 单片容量:单片存储器所具有的存储单元数。
高速缓冲存储器Cache 当CPU第一次访问内存中某个页时,把数据复制高速缓存区,之后,当CPU再次访问该页时,CPU可直接访问高速缓存区,而不需要再访问低速主存储器。 高速缓存器容量远小于低速大容量主存储器,高速缓存器设计的目标就是使CPU访问尽可能在高速缓存器中进行。
高速缓冲存储器Cache Cache的基本思想:程序的“局部性” ; 一个程序中,有一部分模块是经常运行的,将这些程序存储在Cache中,加速运行,从而提高整个程序的运行速度。
高速缓冲存储器Cache Cache工作的基础:建立内存和Cache之间的对应关系,将内存中的页和Cache中的页的地址形成对应关系。
Cache地址映像方法 直接映像:内存和Cache中的页有一一对应关系; 全相联映像:所有内存中的页和Cache中的页都可以建立对应关系; 组相联映像:部分内存中的页和部分Cache中的页都可以建立对应关系;
Cache地址映像方法 直接映像: 页对应关系固定,多个固定的内存页对应一个CACHE页
Cache地址映像方法 全相联映像: 每个内存页都可以对应所有的CACHE 页。 组相联映像: 成组对应。
CACH替换策略 先进先出(FIFO); 近期最少使用策略(LAU)。