1 / 60

התקני מוליכים למחצה פרק 12 טרנזיסטור MOS

התקני מוליכים למחצה פרק 12 טרנזיסטור MOS. פרופ' אבינעם קולודני. טרנזיסטור MOS : הרעיון. Source. +Vg. Drain. למדנו קודם: קבל MOS נלמד עכשיו: קבל MOS משולב עם שתי דיודות. זהו טרנזיסטור!. V S. V D. P. N. N. נקרא גם FET או MOSFET ( F ield E ffect T ransistor).

Download Presentation

התקני מוליכים למחצה פרק 12 טרנזיסטור MOS

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. התקני מוליכים למחצהפרק 12טרנזיסטור MOS פרופ' אבינעם קולודני

  2. טרנזיסטור MOS: הרעיון Source +Vg Drain • למדנו קודם: • קבל MOS • נלמד עכשיו: • קבל MOS משולב עם שתי דיודות. זהו טרנזיסטור! VS VD P N N נקרא גם FET או MOSFET (Field Effect Transistor)

  3. תזכורת: צומת בממתח הפוך כמבודד +V2 +V1 N N P-type 0V

  4. Drain Vg VD G Source VS W D N N L B P מבנה תלת ממדי וסמל סכמטי S

  5. Source Drain Gate VS VD N N מבט מלמעלה וחתך בטרנזיסטור MOS W L L

  6. Field-effect transistor patent(Lilienfeld 1928)

  7. Vg Metal Oxide - - - - - - - - - - - - - - - - - P-type Semiconductor לב הטרנזיסטור הוא קבל MOS Total Gate Charge Qg -Qdep -Qinv VT Gate Voltage Vg

  8. Source +Vg Drain VS VD P N N חישוב הזרם בטרנזיסטור MOS

  9. G S D B קיבלנו קשר לינארי IDS VDS Trans-Resistor = Transistor

  10. חישוב קצת יותר מדויק של הזרם

  11. חישוב ע"י אינטגרציה (אותה תוצאה)

  12. D G B VGS S אפייני זרם-מתח של טרנזיסטור

  13. תופעת הרוויה בזרם הטרנזיסטור

  14. השתנות עובי שכבת המיחסור

  15. "תופעת הצביטה" (pinch-off) Linear region Onset of saturation Strong Saturation

  16. תחום אומי ("לינארי") Schematic view of an n-channel under bias below pinch-off.

  17. תחום רוויה

  18. סדרת ציורים של פתרון פוטנציאל דו-ממדי • המקור: S. Dimitrijev, “Interactive MATLAB Animations forUnderstanding Semiconductor Devices” • ההתקן: • גובה פס ההולכה מוצג ע"י עצמת צבע אדום, וגם כמשטח מעל מישור x-y Vg 0 Volts Vd y x

  19. Vg=0 Vd=0.4

  20. Vg=VFB Vd=0.4

  21. Vg=1 Vd=0.4

  22. Vg=2 Vd=0.4

  23. Vg=3 Vd=0.4

  24. Vg=4 Vd=0.4

  25. Vg=5 Vd=0.4

  26. Vg=0 Vd=2.0

  27. Vg=VFB Vd=2.0

  28. Vg=1 Vd=2.0

  29. Vg=2 Vd=2.0

  30. Vg=3 Vd=2.0

  31. Vg=4 Vd=2.0

  32. Vg=5 Vd=2.0

  33. Vg=3 Vd=5

  34. מהלך פסי אנרגיה ליד פני השטח

  35. D -4 x 10 6 VGS= 2.5 V 5 G Resistive Saturation B 4 VGS= 2.0 V VGS S (A) 3 VDS = VGS - VT D I 2 VGS= 1.5 V 1 VGS= 1.0 V 0 0 0.5 1 1.5 2 2.5 V (V) DS תחומי הפעולה של הטרנזיסטור:קטעון, אוהמי (לינארי), רוויה

  36. MOSFET Analogy: Cutoff region (Vg<VT) No water flow because of the barrier “source” “drain” “gate”

  37. MOSFET Analogy: Linear region Strong inversion everywhere (Vg>>VT) Higher Vg means lower barrier; Water flows down to the drain “source” “drain” “gate”

  38. MOSFET Analogy: Still in Linear region Vd is a little higher, but still strong inversion everywhere This means deeper drain; Stronger water flow Previous Vd level “source” “drain” “gate”

  39. MOSFET Analogy: saturation region (Vd=vg-VT)Weakinversion near the drain Even deeper drain: more current; This is the edge of saturation “source” “drain” “gate” “gate”

  40. MOSFET Analogy: deeper saturation (Vd>vg-VT) “Waterfall” formed; Water current flow cannot grow further;It is saturated and independent of Vd “source” “gate” “gate” “drain”

  41. סיכום מודל הזרם בטרנזיסטור MOS

  42. Vg Vg G S D B P-MOS N-MOS Source Drain Source Drain VS VS VD VD P N N N P P Channel=N Channel=P G Source of Electrons Source of Holes S D B

  43. אפייני NMOS בהשוואה ל- PMOS • n-channel. VD, VG, VT, and ID are positive; • p-channel. All quantities negative.

  44. D G B MOS transistors Types and Symbols D D G G S S S Depletion(VT<0) NMOS Enhancement NMOS D D G G B S S PMOS Enhancement

  45. Cross-Section of CMOS Technology

  46. מודל לאות קטן

  47. Transfer characteristics (Linear region)

  48. Transfer characteristics (Saturation region)

  49. אפקט המצע body effect

  50. -4 -4 x 10 x 10 2.5 6 VGS= 2.5 V VGS= 2.5 V 5 2 Resistive Saturation VGS= 2.0 V 4 VGS= 2.0 V 1.5 (A) (A) 3 D D VDS = VGS - VT I I VGS= 1.5 V 1 2 VGS= 1.5 V VGS= 1.0 V 0.5 1 VGS= 1.0 V 0 0 0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5 V (V) V (V) DS DS אפקטים בהתקנים קטנים(short channel effects) Long Channel Short Channel

More Related