1 / 39

打 开 通向可编程逻辑设计新时代之门

打 开 通向可编程逻辑设计新时代之门. 日 程. 可编程逻辑概述 MAX7000/S/AE 和 MAX9000— 容量可达1024个宏单元(2万门！)，最高速度为5 ns 等级的乘积项产品。 FLEX8000、FLEX6000 和 FLEX10K/A/E — 基于查找表的器件，定时参数可预测，容量突破25万门大关！ APEX－ 实现具有可编程能力的片上系统的下一代可编程逻辑器件（ PLD）。. 可 编 程 逻 辑 概 述. 可编程逻辑器件 ( PLDs) 是用来实现定制逻辑功能的、用户可配置的数字集成电路 ( ICs) 。

tatyana-valdez
Download Presentation

打 开 通向可编程逻辑设计新时代之门

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 打 开通向可编程逻辑设计新时代之门

  2. 日 程 • 可编程逻辑概述 • MAX7000/S/AE 和 MAX9000—容量可达1024个宏单元(2万门！)，最高速度为5ns等级的乘积项产品。 • FLEX8000、FLEX6000和FLEX10K/A/E —基于查找表的器件，定时参数可预测，容量突破25万门大关！ • APEX－实现具有可编程能力的片上系统的下一代可编程逻辑器件（ PLD）。

  3. 可 编 程 逻 辑 概 述 • 可编程逻辑器件 (PLDs) 是用来实现定制逻辑功能的、用户可配置的数字集成电路 (ICs) 。 • 可编程逻辑器件 (PLDs)可以利用其内部逻辑结构实现任何的布尔表达式或者寄存器功能。 • 相反， 象TTL 器件等现有的逻辑集成电路（ Ics）只能提供特定的逻辑功能，不能通过修改来满足具体电路的设计要求 。 • 现在，PLD制造商已经能够供应集成度和性能比分离元件高，而单位功能成本低于分离元件的可编程器件。 • 可编程逻辑器件 (PLDs) 已经成为比分离元件以及类似专用集成电路（ ASICs ）的全定制或者半定制器件更受欢迎的 产品。

  4. 基于乘积项的结构 采用EEPROM 工艺 适于实现复杂的组合逻辑 速度快 基于查找表的结构 采用SRAM 工艺 适于寄存器用量大的设计，以及实现数据通路功能单元 密度高 Altera的 CPLD产品 MAX系列 FLEX系列

  5. 基于乘积项的构造模块 • 可编程的“与”阵列，固定的“或”阵列 • 用于逻辑综合及取“反”的“异或“门 • 容量受乘积项数量的限制 • 输入引线多

  6. 输入1 查黑 找盒 表子 输入2 输出 输入3 输入4 基于查找表的构造子块 什么是查找表? • 一个N输入查找表 (LUT)可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 • 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现

  7. 查找表原理 输入 A 输入 B 输入C 输入D 0 0 0 0 0 1 查找表 输出 16x1 RAM 1 0 0 0 0 0 0 0 1 1

  8. 适于实现复杂的组合逻辑 适于实现复杂的状态机 适于实现控制量多的逻辑 适于实现完全编码的状态机 扇入系数大 应用举例： 存储总线控制器 译码逻辑 适于实现数据通路功能 适于实现寄存器用量大的设计 适于实现算术功能： 加法器、计数器等 适于实现“One Hot” 方式编码的状态机 应用举例： DSP 功能 PCI 接口 如何选择PLD? 乘积项结构 查找表结构

  9. 产品概况 可用门

  10. MAX 7000系列和MAX 7000S系列 • 密度、价格和性能水平符合业界的中、低档标准 • 基于EEPROM工艺的乘积项结构 • 通过标准的JTAG 端口支持系统内可编程能力 (EPM7096除外) 指 标 7032/S 7064/S 7096 7128/S 7160/S 7192/S 7256/S 可 用 门 600 1,250 1,800 2,500 3,200 3,750 5,000 宏 单 元 32 64 96 128 160 192 256 用户引脚( I/O) 36 68 76 100 104 124 164 速度tPD (ns) 5 6 6 7.5 7.5 10 10 频率fcnt (MHz) 178.6 151.5 151.5 125 125 100 100

  11. MAX 7000S 系列的特点 • MAX 7000S 支持系统级集成 • 用于产品制造的系统内可编程特性（ISP） • 用于产品测试的边缘扫描测试标准（JTAG） • 相同器件系列的引脚纵向兼容 • 引脚和结构与最初的MAX 7000系列兼容 • 所有MAX 7000S 器件的增强功能 • 6 个输出使能 • 2 个全局时钟 • 可选的集电极开路输出 • 转换速度控制 该系列的全部特点已经成为最终的 EPLD 标准

  12. MAX7000S 系列的内部互连结构 LAB LAB LAB LAB P I A LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB 一个逻辑阵列块（LAB）包含16个宏单元 I/O 控制模块

  13. MAX7000S 系列的宏单元结构 D Q EN 来自 PIA的 36个信号 全局 清零 全局 时钟 来自 I/O引脚 并行 扩展项 快速输入选择 2 寄存器旁路 通往 I/O 模块 PRN 乘积项选择矩阵 ENA CLRN 时钟 清零选择 清零 共享 逻辑 扩展项 逻辑阵列 通往 PIA

  14. MAX 7000S 系列的共享扩展项 每个 LAB 拥有16个共享扩展项 可以与 本LAB中的所有宏单元共享 宏单元的乘积项逻辑 局部连线 乘积项选择矩阵 共享扩展项提供的 “与非”乘积项 宏单元的乘积项逻辑

  15. MAX 7000S 系列的并行扩展项 并行扩展项可以分配给相邻的宏单元 实现快速、复杂的逻辑功能 来自前一 个宏单元 宏单元的 乘积项逻辑 选择矩阵乘积项 选择矩阵乘积项 宏单元的 乘积项逻辑 通往下一 个宏单元

  16. MAX 7000S 系列的I/O模块 VCC (输出使能可 以由内部产生) 来自 PIA MUX GND 来自宏单元的信号 漏极开路输出 转换速度控制 宏单元寄存器的快速输入 通往 PIA

  17. MAX 7000A 概述 • 3.3V的电源电压和系统内可编程能力 (ISP) • 速度可达5ns（tPD）档次 • 0.35微米的四层金属（QLM）工艺 • 功能和引脚与符合工业标准的MAX7000S系列兼容

  18. MAX 7000A 器件系列的特点 EPM7032A EPM7064A EPM7128A EPM7256A 指 标 宏单元 可用逻辑们 最大用户I/O 引脚 速度tPD (ns) 时钟频率fCNT (MHz) 32 600 36 5 178 64 1,250 68 5 178 128 2,500 100 6 151 256 5,000 164 6 151

  19. MAX 7000A器件系列的特点 EPM7384A EPM7512A EPM71024A 指 标 宏单元 可用逻辑门 最大用户I/O 引脚 速度tPD (ns) 时钟频率fCNT (MHz) 384 7,500 212 7.5 125 512 10,000 212 7.5 125 1,024 20,000 212 7.5 125

  20. MAX 7000A 满足 3.3-V 器件对ISP功能的需求 5.0 V 3.3 V 2.5 V 1.8 V 面向未来 设计应用百分比

  21. 3.3V的 MAX 7000A 器件功耗更低 ispLSI2128V 功 耗 （mw） EPM7128A (Turbo) EPM7128A (Non-Turbo) MAX7000A 采用真正的 .35 micron工艺, 而不是 5V 工艺的降压

  22. MAX 7000A的多电压兼容能力(MultiVolt™) 接受 2.5V、3.3V 或者 5.0V 输入 内核电压 3.3V 输出电位 标准 Vccio

  23. MAX 7000A系列的 ISP 特点 • 3.3V电源电压，通过JTAG 接口实现ISP • 引脚和编程方式（Jam™ ）与符合工业标准的MAX7000S系列兼容 • 支持 JTAG 边缘扫描测试 • 先进的引脚锁定能力 • 编程完成标志位 • 自动递增功能 • 允许更快的编程速度

  24. ISP功能提高设计和应用的灵活性 未曾编程先安装 系统内编程 现场重编程 • 减少对器件的触摸 • 不影响器件的封装 • 允许一般的存储 • 样机制造方便 • 支持生产和测试流程中的修改 • 允许现场升级 • 迅速方便地提升功能

  25. MAX 7000A 系列支持 Jam语言 • 文件长度小 • 编程速度更快 • 与器件制造商无关 • 不依赖开发平台 • 支持现有的和将来的产品 • 标准公开－所有的制造商和工程师都可免费使用 • 咨询网址 http://www.altera.com/jam

  26. MAX 7000A 系列的性能 EPM7032A EPM7064A EPM7128A EPM7256A EPM7384A EPM7512A EPM71024A 引脚间延迟tPD (ns) 寄存器建立时间tFSU (ns) 寄存器输出时间tCO1 (ns) 最高计数频率fCNT (MHz) 支持PCI总线标准 5.0 2.5 3.5 178 Yes 6.0 3.0 4.0 151 Yes 7.5 3.0 4.5 125 Yes

  27. MAX 7000A 系列器件 引脚兼容 7256S 7192S 7160S 7128S 7064S 7032S 7256A 7128A 7064A 7032A 宏单元数 5.0V ISP 3.3V ISP • 产品选择余地大 • 规模从32个宏单元到1,024 个宏单元 • 封装形式包括BGA、PLCC、PQFP 和 TQFP • 引脚与符合工业标准的 5.0V器件 MAX7000S 系列兼容

  28. MAX 7000A系列的封装形式和 I/O 引脚 44-Pin PLCC 44-Pin TQFP 84-Pin PLCC 100-Pin TQFP 144-Pin TQFP 208-Pin PQFP 256-Pin BGA 器 件 EPM7032AE EPM7064AE EPM7128A EPM7256A EPM7384AE EPM7512AE EPM71024AE 36 36 36 36 68 68 68 84 84 100 120 120 120 164 176 176 176 164 212 212 212

  29. MAX 7000A 系列密度领先 密度增加 宏单元数 EPM71024AE EPM7512AE EPM7384AE EPM7256A EPM7128A EPM7064AE EPM7032AE 5 ns 6 ns 7.5 ns 速度参数 tPD 产品正在开发中，宏单元数量以现行计划为准.

  30. MAX 7000A 系列的宏单元构造 全局 清零 全局 时钟 LAB局部阵列 LAB局部阵列 来自I/O 引脚 来自其他宏单元的并行逻辑扩展项 快速输入选择 可编程 寄存器 寄存器旁路 通往控制模块 选择矩阵 乘积项 时钟使 能选择 清零选择 通往 PIA 共享逻辑扩展项 共享逻辑扩展项 来自PIA的 36个信号 16个乘积 扩展项 • 每个宏单元包含5个乘积项 • 每个宏单元包含16 共享扩展乘积项

  31. MAX 7000A 器件的内部互连结构 乘积项矩阵 宏单元 • 可编程的互连矩阵 • 高速，复用的互连矩阵 • 对所有的输入信号延迟时间统一 LAB H 可编程的互连阵列 信号互连 LAB A LAB B LAB G LAB C LAB F LAB D LAB E

  32. MAX 7000A 系列的特点 • 输入建立时间短 • 从 I/O 引脚到宏单元寄存器之间有专用连线 • 可编程控制的转换速度和可编程控制的省电模式 • 漏极开路输出能力 • 宏单元寄存器的上电预置能力 • 六个全局输出使能信号 • 两个全局时钟信号

  33. MAX 7000A系列总结 • 3.3V的供电电压，支持系统内可编程能力 • 对MAX 7000S 系列向前兼容 • 性能更高：引脚到引脚的延迟（ tPD）最低可达5 ns • 宏单元最多 • 功耗低

  34. MAX 9000 系列 指 标 9320/A 9400 9480 9560/A • 扩展的MAX系列乘积项结构 • 连续式快速通道互连 • 通过JTAG 端口支持系统内编程的能力 • 符合PCI总线标准 可用逻辑门 6,000 8,000 10,000 12,000 触发器 484 580 676 772 宏单元 320 400 480 560 168 184 200 216 最大用户 I/O引脚 速度tPD1 (ns) 10 12 15 10 时钟频率fcnt (MHz) 125 125 118 118

  35. MAX9000 系列模块框图 . . . . . . . . . IOC IOC IOC IOC IOC IOC IOC . . . IOC IOC . . . IOC . . . . . . . . . IOC IOC IOC IOC IOC IOC 快速通 道互连 IOC . . . IOC IOC . . . IOC 宏单元 逻辑阵列块 (LAB) 每个LAB 包含16个宏单元

  36. MAX9000 器件宏单元的构造 LAB 局部阵列 全局 清零 全局 时钟 来自乘积项选择矩阵的额外 信号通路支持寄存器打包 并行 扩展项 2 寄存器 旁路 通往快速通 道互连结构 PRN 选择矩阵 乘积项 D Q ENA CLRN 局部LAB 阵列反馈 时钟 清零选择 清零 共享逻辑 扩展项

  37. MAX 9000 系列I/O单元的构 VCC OE[7..0] 8 13 D Q CLK[3..0] 转换 速度 控制 4 VCC ENA CLRN ENA[5..0] 6 VCC CLR [1..0] 2 通往行或者 列互连结构 来自行或者 列互连结构 外围控制 总线 [12..0]

  38. MAX 9000 系列结构的优点 • 系统内可编程能力 • 产品特点 • 系统内可编程能力（ISP） • JTAG 测试方法 • 引脚兼容的封装 • 引脚数量大的 BGA 封装 • 兼顾系统要求 • 符合PCI总线标准 • 接受混合 I/0电压 (5.0 V或者 3.3 V)的能力 • 优越的性能： 80MHz 系统内工作速度

  39. 请大家休息一下

More Related