1 / 85

第五章 时序逻辑电路

第五章 时序逻辑电路. 5-1 导论. 5-2 时序电路分析. 5-3 同步时序数字电路的设计. 5-4 常用时序逻辑器件. 5-1 导论. 时序逻辑电路与组合逻辑电路的区别. 组合逻辑电路某一时刻的输出只取决于此时刻的 输入。. 时序逻辑电路某一时刻的稳定输出不仅取决于当 时的输入，还取决于 过去的输入(历史状态) 。. 记忆元件 (触发器)是时序逻辑电路的基本元件。. &. Y. &. >1. 1. X. &. D. Q. D=XQ n +XQ n =X  Q n. Q. CP.

tarik-beck
Download Presentation

第五章 时序逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第五章 时序逻辑电路 5-1 导论 5-2 时序电路分析 5-3 同步时序数字电路的设计 5-4 常用时序逻辑器件

  2. 5-1 导论 时序逻辑电路与组合逻辑电路的区别 • 组合逻辑电路某一时刻的输出只取决于此时刻的 输入。 • 时序逻辑电路某一时刻的稳定输出不仅取决于当 时的输入，还取决于过去的输入(历史状态)。 • 记忆元件(触发器)是时序逻辑电路的基本元件。

  3. & Y & >1 1 X & D Q D=XQn+XQn=XQn Q CP Qn+1=D=XQn+XQn=XQn 【例】 输出方程：Y=XQn 驱动（激励）方程： 状态（特征）方程：

  4. 5-2 时序电路分析 • 根据电路图列出电路输出函数，触发器激励 函数(控制函数、驱动方程) • 根据电路输入和触发器激励函数求状态方程 • 画状态表、状态图，时序图 • 分析电路外特性和功能

  5. Z . & Q D CP =1 CP Qn+1 Z Qn X D . 1/1 0 0 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 0 1 0/1 0/1 X Z=X•Qn 1/0 【例1】 分析下面电路的逻辑功能 1、同步电路分析 状态表 状态转换图 X/Z 输出方程： 驱动方程： D=XQn 功能：X=0, 保持 X=1, 计数 状态方程： Qn+1=D=XQn

  6. Q2 Q1 Q0 . . Q CP D Q CP D Q CP D Q Q Q D2＝Q1n D1＝Q0n D0＝Q2n . . CP 有效循环 无效循环 分析下面电路的逻辑功能 【例2】 000 001 011 假设初始状 态: “0 0 0” Q2Q1Q0 100 110 111 101 010

  7. 状态表

  8. CP Q0 Q1 Q2 000 001 011 111 110 100 000 时序图 电路功能：不能自启动的六进制计数器

  9. Q2 Q1 Q0 . . Q D Q D Q D CP CP CP CP CP . . . CP Q Q Q & & D2=Q1n D1=Q0n D0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n 分析下面电路的逻辑功能 【例3】

  10. Q2Q1Q0 D2=Q1n D1=Q0n D0=Q0nQ1nQ2n =(Q0n+Q1n)Q2n 000 001 010 011 000 001 011 100 101 110 111 101 010 100 110 111 状态图 整理后的状态图 能自启动的六进制计数器

  11. . A . 1 & . Q2 Q1 D2 D1 Y & CP CP . & . CP Y=AQ1nQ2nAQ1nQ2n Q1 Q2 Q1n+1=D1=Q1n =1 =1 =AQ1nQ2n+AQ1nQ2n 分析下面电路的逻辑功能 【例4】 Q2n+1=D2=AQ1nQ2n

  12. 0/0 A 0 1 Q2nQ1n 0 0 01/0 11/1 1/0 Q2n+1=D2=AQ1nQ2n 0 1 10/0 00/0 1/1 1/0 0/0 1 0 11/0 01/0 1/0 1 1 00/1 10/0 0/1 Y=AQ1nQ2nAQ1nQ2n 0/0 Q1n+1=D1=Q1n 01 00 10 11 状态图 =AQ1nQ2n+AQ1nQ2n Q2nQ1n A/Y 状态表 逻辑功能：可逆四进制计数器 Q2n+1Q1n+1/Y

  13. . Q1 Q0 Q2 J2 J1 J0 J0 Q2 Q1 Q0 Q0 K2 K1 K0 K0 . CP J0=Q2n J1=Q0n J2=Q1nQ0n K0=1 K1=1 K2=1 驱动方程： Q0n+1=Q2nQ0n （CP） 状态方程： （Q0 ） Q1n+1=Q1nQ0n Q2n+1=Q2nQn1Q0n （CP  ） 2、异步时序电路的分析 分析下面异步时序电路的逻辑功能。 【例1】 时钟方程:CP0 = CP2= CP CP1=Q0

  14. Q0n+1=Q2nQ0n （CP） （Q0 ） Q1n+1=Q1nQ0n Q2n+1=Q2nQn1Q0n （CP  ） 111 101 000 001 010 110 1 1 1 0 0 0 0 0 0 1 1 1 100 011 状态转换表 0 0 0 0 1 0 1 0 0 1 0 0 状态转换图 0 1 0 1 0 1 0 1 1 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 电路为异步五进制加法计数器

  15. 5-3 同步时序数字电路的设计 设计步骤： • 根据设计要求建立状态转换图或原始状态图。 • 进行状态化简。 • 进行状态分配。 • 写出驱动方程和输出方程。 • 画电路图。 • 若是计数器，检查电路能否自启动。

  16. 同步计数器的设计 对CP脉冲计数，一个脉冲变化一次状态 • 计数器的种类： 同步计数器，异步计数器 • 加法计数器、减法计数器 • 可逆计数器等 • 二进制计数器(模为2n),十进制计数器,任意进制计数器等 • 计数器是应用最多的一类标准器件

  17. 010 100 010 S0 S1 S2 S3 S4 001 000 001 111 S5 100 000 011 010 011 100 001 000 110 101 101 设计一个同步六进制计数器。 【例1】 Q2Q1Q0 2、状态分配(状态编码) 1、状态图 自然态序编码 加法计数器 减法计数器 注意：状态分配方式不同，所设计的电路结构也不同。

  18. Q1n Q1n Q1n Q0n Q0n Q0n 00 00 00 01 01 01 11 11 11 10 10 10 Q2n Q2n Q2n 1 1 1 1 0 0 0 1     1 1 1 Q2n+1=Q1nQ0n+Q2nQ0n Q0n+1=Q0n=D0 Q1n+1=Q1nQ0n+Q2nQ1nQ0n =D1 求驱动方程 状态表： 选用D触发器 1   1 =D2

  19. D2= D1= Q2 Q1 Q0 Q1 Q0 Q2 CP CP CP D2 D1 D0 D0=Q0n+1=Q0n . . . >1 >1 . . CP 1 RD 1 Q2n+1=Q1nQ0n+Q2nQ0n & . . & RD RD RD . Q1n+1=Q1nQ0n+Q2nQ1nQ0n 电路图

  20. D2= D1= D0=Q0n+1=Q0n 010 000 100 001 101 110 111 011 Q2n+1=Q1nQ0n+Q2nQ0n Q1n+1=Q1nQ0n+Q2nQ1nQ0n 检查能否自启动 Q2Q1Q0 100 110111 可以自启动

  21. Q1n Q1n Q0n Q0n 00 00 01 01 11 11 10 10 Q2n Q2n    1  0 0   1     1 1  0 1  0   1  1 1   0 0  1   1  1 0  J1=Q2nQ0n 方法一：由激励表求驱动方程 选用J—K触发器 同理 0  0  1   1 1  0  K1=Q0n J0=K0=1 J2=Q1nQ0n K2=Q0n

  22. Q1n Q1n Q1n Q0n Q0n Q0n 00 00 00 01 01 01 11 11 11 10 10 10 Q2n Q2n Q2n 1 1 1 1 0 0 0 1 1     1 1 1   1 Q2n+1=Q2nQ1nQ0n+Q2nQ0n 001 100 010 011 111 101 000 110 Q0n+1=Q0n J1=Q2nQ0n Q1n+1=Q1nQ0n+Q2nQ1nQ0n 方法二：直接从次态求驱动方程 K1=Q0n J2=Q1nQ0n K2=Q0n 检查能否自启动 J0=K1=1 其结果与方法一相同

  23. X 0 1 1 Qn 0 0 1 2 0 1 2 3 4 1 1 2 0 2 3 1 1 1 0 3 4 0 4 3 4 0 0 0 1 状态图 状态表 • X为控制端，求一个五状态加1、加2计数器。 【例2】 分析： • X=0时，计数顺序：012340…… • X=1时，计数顺序：024130……

  24. 1 0 0 1 1 2 0 1 1 1 0 0 4 3 0 状态图 Qn+1 Qn+1 X 0 Qn

  25. Q 0n+1 Q1n Q0n X 10 11 00 01 Q2n 00 01 11 10

  26. 1/0 1/0 0/0 0/0 S0 S1 S2 0/0 1/1 设计一个二进制序列检查器，要求当输入连续出 现三个“1”或三个以上“1”时，电路输出为“1”，否则输出为“0”。 【例1】 S0——初态或序列失败后的状态 S1——X出现一个“1”后的状态 S2——X连续出现两个“1”后的状态

  27. 设计一个串行数据检测器。其输入是与时钟同步的串行数据X，其输出是Z。仅当输入出现11100序列时，输出才为1，否则输出为0。 【例2】 设定状态 S0——初态或序列失败后的状态 S1——X出现一个“1”后的状态 S2——X连续出现两个“1”后的状态 S3——X连续出现三个“1”后的状态 S4——X出现三个“1110”后的状态 S5——X出现三个“11100”，序列成功后的状态 检测过程中只需记忆6个状态。

  28. 1/0 1/0 1/0 1/0 0/0 0/0 1/0 1/0 0/0 0/0 1/0 1/0 0/0 1/0 1/0 1/0 0/0 0/0 0/1 0/0 0/0 1/0 S5 S2 S4 S4 S0 S1 S3 S2 S1 S0 S3 0/1 状态图 X/Z 状态化简 S0与S5可以合并为一个状态

  29. 状态化简： • 状态化简目的：减少触发器的数量 • 化简的原理：状态等效,就可以化简 • 状态等价的条件： 两状态输入相同时，它的次态相等，且输出也相等；

  30. 1/0 1/0 1/0 1/0 0/0 1/0 1/0 1/0 1/0 0/0 1/0 1/0 1/0 1/0 0/0 0/0 0/0 0/0 0/0 0/0 100 S0 011 S1 010 000 S3 S4 S2 001 0/1 0/1 状态分配 自然态序编码

  31. 选用JK触发器 求控制函数(驱动方程)和输出函数

  32.  Q0n Q0n   X X Q2n Q2n 10 10 11 11 00 00 01 01 Q1n Q1n     00 00 1 01 01 1 1         11 11       10 10 J2=Q1nQ0nX Z=Q2nX K1=X K0=Q1nX 控制函数和输出函数卡诺图 K2=1 J0=X J1=Q0nX 同理：

  33. Q1n+1卡诺图 1 Q0n X Q2n 10 11 00 01 1 1 Q1n 00 01     11   10 K1=X Q1n+1=Q1nX+Q1nQ0nX 方法二 J1=Q0nX 同理可求出：J2、K2、J0、K0及Z，结果与方法一相同。

  34. J1=Q0nX J0=X K2=1 . . . . X Z & 1 & Q0 Q1 Q2 1 J0 J1 J2 & 1 . Q1 Q2 Q0 1 K0 K1 K2 & . . . CP . . J2=Q1nQ0nX Z=Q2nX RD K1=X K0=Q1nX 电路图：

  35. 5-4 常用时序逻辑器件 一、寄存器 • 在计算机中用于存储指令、数据、运算结果 • 寄存器的数量多少，是计算机结构的重要区别 • 外存、内存、缓存、寄存四类中，寄存器速度 最快，但容量最小 • 寄存器的操作：读/写/清零 多位D型触发器 寄存器的分类 基本寄存器 锁存器 寄存器阵列 数码寄存器 单向移位寄存器 移位寄存器 双向移位寄存器

  36. Q2 Q1 Q0 Q3 _ Q RD D _ Q RD D _ Q RD D _ Q RD D CP CP CP CP . . . . . . CK 1 1 _ RD 1 1 D3 D2 D1 D0 Q3Q2Q1Q0 RD CK CK和RD加驱动器的目的是减少对外的负载 1、4D触发器构成的寄存器 0  0 0 0 0 D3 D2 D1 D0 1 

  37. RD E CK D Qn+1 功 能 RD RD RD RD RD E . . . . Q3 Q2 Q1 Q0 CP CP CP CP . . . D D D D CK 1 1 . . . 1 1 >1 >1 >1 >1 . . . & & & & . . . . 1 1 D3 D2 D1 D0 2、具有锁定(Hold)功能的4D寄存器 0    异步置零 0 功能表： 寄 存 1 0  D D 1 1   锁 定 Qn

  38. 二、移位寄存器 移位寄存器除了具有寄存器的功能外，还可使 数码在CP信号的控制下在寄存器内部左右移动。 根据移位情况的不同，分为单向移位寄存器和双向 移位寄存器。 注意 移位寄存器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。

  39. QB QC QA QD . . . . Q Q Q Q D D D D . . . . . . CP RD 0 1 1 0 1 0 1 1 4 3 并行输出 1、由触发器构成的移位寄存器 串行输入 1 1 1 0 串行输出 四位串行输入、串/并行输出右移移位寄存器 1 1 0 0 0 1 1 0 0 2

  40. QB QC QA 1 1 QD 1 0 . . . . CP SR Q Q Q Q D D D D QA . . . . . . CP QB QC QD RD 时序图

  41. 并行输出 QB QA QC QD 串行输入 . . . . . SL J Q Q Q J J J Q 串行输出 K K K K . . . 1 . . . RD CP 四位串行输入、串/并行输出左移寄存器

  42. S0 S0 S0 S0 S0 S0 S0 S0 1 1 1 1 RD >1 >1 >1 >1 & & & & 四位串行输入、串/并行输出双向移位寄存器 DB=QA +QC DA=SR +QB DD=QC +SL DC=QB +QD . QA QB QC QD . . . DA DB DC DD . . . . . . CP . SL . SR . . . . . . . . S0 1

  43. 2、集成化的移位寄存器 四位双向移位寄存器74194

  44. +VCCQA QB QC QD CPS1 S0 16 15 14 13 12 11 10 9 74194 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 RD DRD ADBDC DD DL地 RD S0 S1 CK 功 能 0    • 0 0  1 1 0  • 0 1  1 1 1  置“0” 保持 右移 左移 并行输入 功能表

  45. QAQBQCQD 74194 QAQBQCQD 1000 0100 0010 0001 1100 0110 0011 1001 1101 1110 0111 1011 0101 1010 0000 1111 CP 1 S0 S1 DR DL DA DB DC DD START 1 1 0 0 0 环形计数器 74194应用举例

  46. 1 QAQBQCQD CP 1 S0 74194 S1 DR 0 DL DA DB DC DD 清零 0000 0001 1100 0011 0111 1110 1000 1111 0100 1101 0110 1010 1001 0101 1011 0010 环扭形计数器

  47. 三、 计数器 1、同步二进制计数器 J-K触发器实现4位二进制计数器 快速进位法 J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0 画逻辑图(略）

  48. D触发器实现4位二进制计数器

  49. Q1Q0 00 01 11 10 Q3Q2 0 0 0 0 00 01 11 10 0 0 1 0 1 1 0 1 Q1 D2=Q2n(Q1nQ0n) Q0 Q3 00 01 11 10 1 1 1 1 Q2 0001 0010 0100 0011 00 01 11 10 D1=Q0nQ1n Q3n+1(D3) 0101 0110 1000 0111 D0=Q0n 1101 1110 0000 1111 1001 1010 1100 1011 =Q3nQ2nQ1nQ0n+Q3nQ2nQ1nQ0n 利用状态表，卡诺图化简求表达式 Q3n+1Q2n+1Q1n+1Q0n+1(D3D2 D1D0) 同理： D3=Q3nQ2n+Q3nQ1n+ Q3nQ0n+Q3nQ2nQ1nQ0n =Q3n(Q2nQ1nQ0n)

  50. D3=Q3n(Q2nQ1nQ0n) D2=Q2n(Q1nQ0n) D1=Q0nQ1n . Q3 Q0 Q2 Q1 Q Q D CP Q Q D CP Q Q D CP Q Q D CP . . . D0=Q0n 1 =1 =1 =1 . . CK & >1 >1 . . . 电路图

More Related