Laurent LARGUIER

1. JOURNEE DES 2èmes ANNEES 17 Juillet 2006 Analyse du « GROUND BOUNCE » dans les Circuits Digitaux Laurent LARGUIER Encadrants : Florence AZAIS et Michel RENOVELL

2. Plan de la présentation Introduction 1°) Conditions de simulations 2°) Quelques définitions 3°) La fonctionnalité logique 4°) Le « timing » Conclusions et perspectives 2

3. Lead frame Bonding wire Package Pins IC Pads IC Pin Introduction Bruit dans les lignes d’alimentation • IR drop  effet spatial • Ground Bounce  effet temporel Pins / Lead frame C C R L L R Bonding wire / Pads 3

4. Modèle interconnexion Vdd Gnd Introduction Le Ground Bounce • Oscillations de tension sur les nœuds Vdd et Gnd. • Produites par les courants de commutation. Logique interne ou buffer Modèle interconnexion 4

5. Introduction Dans la littérature • Modélisation des pics de courant. (modèles mathématiques) • Minimisation du phénomène lors du design. (capacités de découplage – Buffers IO spécifiques) • Impact sur les circuits analogiques à travers le substrat. [Heydari – 2003 ; Rubio – 2005] [Aragones – 1998] [Gielen & De Man – 2004] Notre approche Analyser et Modéliser l’impact du Bounce sur le fonctionnement d’un bloc logique. 5

6. Introduction Effets produits par le Ground Bounce [Colwell – 2003] ; [Friedman – 2002] • Pertes des valeurs logiques, • Augmentation des délais, • Marges de bruit diminuées, • … 6

7. Introduction Chaîne de 90 inverseurs cascadés (Wn = 20µm et Wp = k.Wn) Signal d’entrée Signal de sortie sans Bounce Signal de sortie avec Bounce • Impact sur la fonctionnalité logique et sur le retard 7

8. Introduction Circuit Benchmark ISCAS’85 c432 (250 portes) Entrée sans bounce Sortie sans bounce • Fort Impact sur la fonctionnalité logique Sortie avec bounce 8

9. Techno et simulateur Techno CMOS ST 0.13µm – ELDO VDD • Cellule de Bounce Modèle d’un boîtier CPGA Cellule de Bounce ½ Cload OUT ½ Cload Cellule de Bounce GND 1°) Conditions de simulations [Heydari & Pedram – 2003] ; [INTEL et AMD] • Capacités de charge symétriques plus réalistes.  impact cependant faible • Toujours étudier un circuit avec les cellules de bounce sur Vdd et Gnd  impact très fort 9

10. Vdd Vdd e(t) s(t) t 0  Niveau logique 0  Niveau logique 1 Gnd Gnd e(t) , s(t) t 0 Vdd Swing Sc t Vdd Gnd t 0  Swing = Vdd –Gnd 2°) Quelques définitions « En statique » (absence de bounce) Sc Vdd t 0  Seuil de commutation 10

11.  Vdd (t) Vdd Gnd(t) Vdd(t) e(t) s(t)  Gnd (t) t t Gnd 0 0  Niveau logique 1  Niveau logique 0 Sc(t) Vdd Sc t Gnd  Seuil de commutation 2°) Quelques définitions « En dynamique » (présence de bounce) Swing(t) Vdd(t) Sw(t) t Gnd(t)  Swing 11

12. 2°) Quelques définitions CAS 1 CAS 2 CAS 3 Vdd Vdd Vdd t t t Gnd Gnd Gnd Sw(t) Sw(t) Sw(t) Vdd Vdd Vdd t t t Gnd Gnd Gnd Sc(t) Sc(t) Sc(t) Vdd Vdd Vdd t t t Gnd Gnd Gnd 12

13. e(t) , s(t) Vdd t Gnd 3°) Fonctionnalité logique « En dynamique » (présence de bounce) Vdd (t) s(t) e(t) Gnd (t) • Les nœuds fluctuent en suivant Vdd(t) et Gnd(t) 13

14. 3°) Fonctionnalité logique Preuve de fonctionnalité logique ISCAS’85 c432 : 14

15. Q2 Q1 Q0 000 000 E=0 001 E=1 100 E=0/1 3°) Fonctionnalité logique Cas du séquentiel : Une Machine d’états(1ère version) Légende : E=1 010 E=0 E=1 E=0 110 011 101 E=0/1 E=0/1 E=0/1  Dimensionnée au minimum de la techno. Dupliquée 1000 fois en parallèle. 15

16. 3°) Fonctionnalité logique Machine d’états v1 avec Bounce : CLK Q0 Q0 Q1 Q2 16

17. 000 000 E=0 E=1 0 1 0 001 010 E=0 E=1 E=0 E=1 011 100 101 110 0 0 0 E=0/1 E=0/1 E=0/1 E=0/1 0 0 1 3°) Fonctionnalité logique Preuve de fonctionnalité de la Machine d’états v1 : CLK Q0 Q1 Q2 17

18. Q2 Q1 Q0 E=0 000 001 E=1 E=1 010 E=0 E=0 011 E=1 E=1 100 E=0 E=0 101 E=1 E=1 110 E=0 E=0 111 E=1 E=0/1 3°) Fonctionnalité logique Cas du séquentiel : Une Machine d’états(2ème version) Légende :  Dimensionnée au minimum de la techno. Dupliquée 1000 fois en parallèle. 18

19. 3°) Fonctionnalité logique Machine d’états v2 avec bounce : CLK Q0 Q1 Q2 19

20. 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 1 1 3°) Fonctionnalité logique Preuve de fonctionnalité de la Machine d’états v2 : CLK Q0 Q1 Q2 20

21. 3°) Fonctionnalité logique En conclusion sur la fonctionnalité : • Le Seuil de commutation est le concept clé de la fonctionnalité logique. • Aucune perte de fonctionnalité constaté. 21

22. 4°) Le “Timing” Le temps de propagation d’une porte dépend de : • L’alim • La charge en sortie • Les dimensions • Les paramètres technologiques • … Dans le cas du Bounce ? •  l’alimentation oscille •  Le swing 22

23. s1 s2 4°) Le “Timing” Swing Prenons une chaîne d’inverseurs : t E t s1 t Cas « statique » (sans bounce) s2 t 23

24. 1 2 3 4 E(t) t 1 2 3 4 1 2 3 4 4°) Le “Timing” Cas « dynamique » (avec bounce) Swing(t) t E(t) 25

25. 4°) Le “Timing”  Corrélation entre le délai et la Moyenne du swing sur l’intervalle de commutation de la logique. tavb – tssb (ps) Moy Swavb – Swssb (V) 26

26. 4°) Le “Timing” En conclusion sur le timing : • Le Swing est le concept clé du retard. • Des problèmes de timing apparaissent et peuvent entraîner des erreurs. 27

27. Conclusions et Perspectives Le fonctionnement d’un bloc logique : 2 notions essentielles : • Seuil de commutation  Concept clé sur la fonction logique.  Pas de perte de fonctionnalité si on utilise des références relatives. • Swing  Concept clé sur le « timing ».  Test de délai. 28

28. Conclusions et Perspectives Perspectives à court terme : • Implanter une structure de plusieurs blocs logiques. • Regarder ce qu’il se passe à la jonction. • Différencier les alims. • … 29

29. JOURNEE DES 2èmes ANNEES 17 Juillet 2006 Merci de votre attention… Laurent LARGUIER Encadrants : Florence AZAIS et Michel RENOVELL