1 / 8

Магистерская диссертация

Магистерская диссертация. Устройство сложения чисел с плавающей точкой в микропроцессоре МЦСТ- 4R. Выполнил Кощеев Михаил Научный руководитель: Хлобыстов Владимир Тимофеевич. Цель дипломной работы.

sophie
Download Presentation

Магистерская диссертация

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Магистерская диссертация Устройство сложения чисел с плавающей точкой в микропроцессоре МЦСТ-4R Выполнил Кощеев Михаил Научный руководитель: Хлобыстов Владимир Тимофеевич

  2. Цель дипломной работы • реализация на языке Verilogи функциональное тестирование устройства сложения чисел с плавающей точкой • синтез устройства сложения

  3. Требования к устройству сложения • 64-х разрядная система команд SPARC-V9 • Технология 90нм • Тактовая частота 1ГГц • Конвейеризация устройства

  4. Принципиальная схема сложения с двумя путями Обмен операндов Сдвиг вправо на 1 разряд Сдвиг вправо Оценка старших нулей Инвертор, сложение, округление, инвертор Условный инвертор битов Сложение, округление нормализация Сдвиг влево Выходной мультиплексор -модули с большой задержкой

  5. Структурная схема устройства сложения (с разделением на стадии конвейера) My Mx Ey Sx Sy Ex d=0 Сравнение Перестановка операндов знак(d) Разность экспонент Путь с большой разностью порядков Путь с маленькой разностью порядков Сдвиг вправо на 1 разряд знак(d) Мультиплексор d Сдвиг вправо Условный инвертор битов cmp Модуль инвертирования сложения, округления и инвертирование битов EOP Оценка старших нулей Sy Модуль сложения, округления и нормализации Sx знак(d) Знак Обновление экспоненты Сдвиг влево Sz Ez Мультиплексор Mz

  6. Оценка старших нулей Вариант 1 Вариант 2 Первый операндА Второй операнд В Первый операнд А Второй операнд В Сумматор Оценка старших нулей Сумматор Подсчет старших нулей 3.5ns Сдвиг влево Сдвиг влево Мультиплексор Мультиплексор Ei= ((Ai'*Bi')+~ (Ai'*Bi')) (Ai-1'+Bi-1'), где A' = A, B'= ~B, при А≥B; A'=~A, B'=B, при А<B

  7. Реализованные команды • Сложение,вычитание FADD(s,d),FSUB(s,d) – 4 такта • Преобразование F(s,d)To(d,s), F(s,d)TOi, F(s,d)TOx, FxTO(s,d), FiTO(s,d)- 4 такта • Сравнение FCMP(s,d), FCMPE(s,d),-2 такта • Остальные команды FMOV(s,d), FMOVcc(s,d), FMOVr(s,d), FABS(s,d), FNEG(s,d) -4 такта • Все команды конвейеризованы • Соответствует стандарту IEEE 754 • В случае особых ситуаций(exception)выдаются соответствующие сигналы(OF,UF,NX,NV) • Реализована работа в нестандартном режиме(NS)

  8. Результаты • Разработано на языке Verilog и прошло функциональную проверку устройство сложения чисел с плавающей точкой • Выполнен синтез устройства: • оцененная частота 750МГц • полученная площадь – 89611.65мкн2

More Related